一看到DDR,聯(lián)想到的就是高速,一涉及到高速板有些人就比較茫然。高速板主要考慮兩個(gè)問(wèn)題點(diǎn),當(dāng)然其它3W,2H是基本點(diǎn)。
一是時(shí)序,因?yàn)橛械腄DR要跑幾百M(fèi),所以對(duì)應(yīng)的時(shí)鐘周期比較短,如果傳輸線的長(zhǎng)度相差較多,會(huì)導(dǎo)致數(shù)據(jù)先到,有的數(shù)據(jù)后到,數(shù)據(jù)就不完整。
二是,阻抗,高速信號(hào)頻率高,波長(zhǎng)短,在微波領(lǐng)域是短線傳輸。如果阻抗不匹配就會(huì)產(chǎn)生反射,反射回來(lái)的信號(hào)與原信號(hào)疊加,就改變了原來(lái)信號(hào)的形狀。電磁場(chǎng)與微波相關(guān)書籍講得比較多,涉及到二階偏微分方程,這里只說(shuō)結(jié)論,我們拿來(lái)用就可以了。
總結(jié)一下,就兩點(diǎn):
1、等長(zhǎng)
2、阻抗要匹配
這兩點(diǎn)也是我們做PCBLAYOUT設(shè)計(jì)時(shí)注意的重點(diǎn),由此也前人也總結(jié)出一些相關(guān)原則。比如信號(hào)分組,同層同組,3W間距等等。
下面我們以DDR3為例,把原理搞清楚,然后根據(jù)原理說(shuō)說(shuō)實(shí)際LAYOUT時(shí)要怎么操作。
CPU對(duì)DDR的訪問(wèn),也就是讀和寫的操作,不管是讀還是寫,你得知道從哪里讀,往哪里寫吧?所以得知道地址,這個(gè)操作叫做尋址。
我覺得我還不能把DDR的原理講得很清楚,先放下來(lái),好像也不影響我們做DDR的應(yīng)用設(shè)計(jì)。
單片DDR3的引腳說(shuō)明:
我們大概了解了DDR的原理后,就明白,地址線和控制線可以放一組,數(shù)據(jù)線另外放一組,但因?yàn)榭紤]到設(shè)計(jì)方面的問(wèn)題,數(shù)據(jù)線可以按一個(gè)字節(jié)進(jìn)行分組,比如8位放一組,D0-7作為一組,也可以16位放一組,D0-15.一般這兩種用得比較多。
以DDR3為例:
數(shù)據(jù)線1:11根,D0-D7,LDQM(數(shù)據(jù)掩碼),LDQS0.LDQSN0(其中,LDQS0和LDQSN0為差分時(shí)鐘)
數(shù)據(jù)線2:11根,D8-D23,UDQM(數(shù)據(jù)掩碼),UDQS0.UDQSN0(其中,UDQS0和UDQSN0為差分時(shí)鐘)
地址線、控制線和時(shí)鐘為一組:
A0-A15,BA0-BA2,
CKE,CLK-CLKN ,
CASN,CSN0,xRASN,RESET,WEN,ODT
說(shuō)明:TI的文檔是把地址和數(shù)據(jù)的時(shí)鐘放在一組的,但是等長(zhǎng)時(shí),地址線與地址的時(shí)鐘等長(zhǎng),數(shù)據(jù)線與數(shù)據(jù)的時(shí)鐘等長(zhǎng)。我這里是把數(shù)據(jù)和地址的時(shí)鐘分別放到了數(shù)線線和地址線組。
因此次只是單片DDR,不涉及拓?fù)浣Y(jié)構(gòu)。
此次設(shè)計(jì)并沒(méi)有同層同組,而是把數(shù)據(jù)線放在第一層和第三層,主要做了等長(zhǎng)
同層同組的目的主要是為了等長(zhǎng):信號(hào)不在不同的層傳輸速度不一樣,另外在不同的層,因?yàn)橛械挠羞^(guò)孔,有的可能沒(méi)有過(guò)孔,過(guò)孔的長(zhǎng)度和厚板以及過(guò)孔穿到哪一層有關(guān),所以過(guò)孔的長(zhǎng)度也會(huì)影響信號(hào)的長(zhǎng)度,這次是放在第一層和第三層,第一層和第三層中間的PP一般比較薄,如下圖,只有3.2mil,所以影響長(zhǎng)度有限。另外因?yàn)閷硬灰粯訉?dǎo)致的傳輸速度不一樣,只要把等長(zhǎng)誤差做到10mil以內(nèi)就不用考慮了。
層名 | 介質(zhì) | 厚度(mil/OZ) |
---|---|---|
L1 | Copper | 1.4mil/成品銅厚1oz |
PP | FR4 | 3.2mil |
L2 | Copper | 1.2mil/1.0oz |
CORE | 5mil | |
L3 | Copper | 1.2mil/1.0oz |
PP | 37.3mil | |
L4 | Copper | 1.2mil/1.0oz |
CORE | 5mil | |
L5 | Copper | 1.2mil/1.0oz |
PP | 3.2mil | |
L6 | Copper | 1.4mil/成品銅厚1oz |
總結(jié):
平時(shí)都要求DDR走線同層同組,根本原因是等長(zhǎng)。
同層的原因:信號(hào)在內(nèi)層和外層傳輸速度不一樣,所以要盡層同層。
同組的原因:是為了設(shè)計(jì)好設(shè)計(jì)規(guī)則。方便看規(guī)則。只要能檢查到,不同組也是可以的。
下方D8-D15,有的是走在第一層,有的是走在第三層,實(shí)測(cè)沒(méi)有問(wèn)題!
-
DDR3
+關(guān)注
關(guān)注
2文章
276瀏覽量
42285 -
cpu
+關(guān)注
關(guān)注
68文章
10870瀏覽量
211901 -
DDR
+關(guān)注
關(guān)注
11文章
712瀏覽量
65363 -
高速信號(hào)
+關(guān)注
關(guān)注
1文章
227瀏覽量
17703
發(fā)布評(píng)論請(qǐng)先 登錄
相關(guān)推薦
評(píng)論