0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

DDR3的原理和應(yīng)用設(shè)計(jì)

CHANBAEK ? 來(lái)源:硬件設(shè)計(jì)工匠 ? 作者:魚 ? 2023-09-15 11:42 ? 次閱讀

一看到DDR,聯(lián)想到的就是高速,一涉及到高速板有些人就比較茫然。高速板主要考慮兩個(gè)問(wèn)題點(diǎn),當(dāng)然其它3W,2H是基本點(diǎn)。

一是時(shí)序,因?yàn)橛械腄DR要跑幾百M(fèi),所以對(duì)應(yīng)的時(shí)鐘周期比較短,如果傳輸線的長(zhǎng)度相差較多,會(huì)導(dǎo)致數(shù)據(jù)先到,有的數(shù)據(jù)后到,數(shù)據(jù)就不完整。

二是,阻抗,高速信號(hào)頻率高,波長(zhǎng)短,在微波領(lǐng)域是短線傳輸。如果阻抗不匹配就會(huì)產(chǎn)生反射,反射回來(lái)的信號(hào)與原信號(hào)疊加,就改變了原來(lái)信號(hào)的形狀。電磁場(chǎng)與微波相關(guān)書籍講得比較多,涉及到二階偏微分方程,這里只說(shuō)結(jié)論,我們拿來(lái)用就可以了。

總結(jié)一下,就兩點(diǎn):

1、等長(zhǎng)

2、阻抗要匹配

這兩點(diǎn)也是我們做PCBLAYOUT設(shè)計(jì)時(shí)注意的重點(diǎn),由此也前人也總結(jié)出一些相關(guān)原則。比如信號(hào)分組,同層同組,3W間距等等。

下面我們以DDR3為例,把原理搞清楚,然后根據(jù)原理說(shuō)說(shuō)實(shí)際LAYOUT時(shí)要怎么操作。

圖片

CPU對(duì)DDR的訪問(wèn),也就是讀和寫的操作,不管是讀還是寫,你得知道從哪里讀,往哪里寫吧?所以得知道地址,這個(gè)操作叫做尋址。

我覺得我還不能把DDR的原理講得很清楚,先放下來(lái),好像也不影響我們做DDR的應(yīng)用設(shè)計(jì)。

單片DDR3的引腳說(shuō)明:

圖片

我們大概了解了DDR的原理后,就明白,地址線和控制線可以放一組,數(shù)據(jù)線另外放一組,但因?yàn)榭紤]到設(shè)計(jì)方面的問(wèn)題,數(shù)據(jù)線可以按一個(gè)字節(jié)進(jìn)行分組,比如8位放一組,D0-7作為一組,也可以16位放一組,D0-15.一般這兩種用得比較多。

以DDR3為例:

數(shù)據(jù)線1:11根,D0-D7,LDQM(數(shù)據(jù)掩碼),LDQS0.LDQSN0(其中,LDQS0和LDQSN0為差分時(shí)鐘)

數(shù)據(jù)線2:11根,D8-D23,UDQM(數(shù)據(jù)掩碼),UDQS0.UDQSN0(其中,UDQS0和UDQSN0為差分時(shí)鐘)

地址線、控制線和時(shí)鐘為一組:

A0-A15,BA0-BA2,

CKE,CLK-CLKN ,

CASN,CSN0,xRASN,RESET,WEN,ODT

說(shuō)明:TI的文檔是把地址和數(shù)據(jù)的時(shí)鐘放在一組的,但是等長(zhǎng)時(shí),地址線與地址的時(shí)鐘等長(zhǎng),數(shù)據(jù)線與數(shù)據(jù)的時(shí)鐘等長(zhǎng)。我這里是把數(shù)據(jù)和地址的時(shí)鐘分別放到了數(shù)線線和地址線組。

因此次只是單片DDR,不涉及拓?fù)浣Y(jié)構(gòu)。

此次設(shè)計(jì)并沒(méi)有同層同組,而是把數(shù)據(jù)線放在第一層和第三層,主要做了等長(zhǎng)

同層同組的目的主要是為了等長(zhǎng):信號(hào)不在不同的層傳輸速度不一樣,另外在不同的層,因?yàn)橛械挠羞^(guò)孔,有的可能沒(méi)有過(guò)孔,過(guò)孔的長(zhǎng)度和厚板以及過(guò)孔穿到哪一層有關(guān),所以過(guò)孔的長(zhǎng)度也會(huì)影響信號(hào)的長(zhǎng)度,這次是放在第一層和第三層,第一層和第三層中間的PP一般比較薄,如下圖,只有3.2mil,所以影響長(zhǎng)度有限。另外因?yàn)閷硬灰粯訉?dǎo)致的傳輸速度不一樣,只要把等長(zhǎng)誤差做到10mil以內(nèi)就不用考慮了。

層名介質(zhì)厚度(mil/OZ)
L1Copper1.4mil/成品銅厚1oz
PPFR43.2mil
L2Copper1.2mil/1.0oz
CORE5mil
L3Copper1.2mil/1.0oz
PP37.3mil
L4Copper1.2mil/1.0oz
CORE5mil
L5Copper1.2mil/1.0oz
PP3.2mil
L6Copper1.4mil/成品銅厚1oz

總結(jié):

平時(shí)都要求DDR走線同層同組,根本原因是等長(zhǎng)。

同層的原因:信號(hào)在內(nèi)層和外層傳輸速度不一樣,所以要盡層同層。

同組的原因:是為了設(shè)計(jì)好設(shè)計(jì)規(guī)則。方便看規(guī)則。只要能檢查到,不同組也是可以的。

下方D8-D15,有的是走在第一層,有的是走在第三層,實(shí)測(cè)沒(méi)有問(wèn)題!

圖片

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • DDR3
    +關(guān)注

    關(guān)注

    2

    文章

    276

    瀏覽量

    42285
  • cpu
    cpu
    +關(guān)注

    關(guān)注

    68

    文章

    10870

    瀏覽量

    211901
  • DDR
    DDR
    +關(guān)注

    關(guān)注

    11

    文章

    712

    瀏覽量

    65363
  • 高速信號(hào)
    +關(guān)注

    關(guān)注

    1

    文章

    227

    瀏覽量

    17703
收藏 人收藏

    評(píng)論

    相關(guān)推薦

    DDR3布線參考

    DDR3DDR
    電子學(xué)習(xí)
    發(fā)布于 :2022年12月07日 22:57:54

    DDR3布線參考

    DDR3DDR
    電子學(xué)習(xí)
    發(fā)布于 :2022年12月07日 22:58:53

    Quamtum-SI DDR3仿真解析

    Quamtum-SI DDR3仿真解析 Automated DDR3 Analysis  
    發(fā)表于 04-29 09:00 ?4476次閱讀
    Quamtum-SI <b class='flag-5'>DDR3</b>仿真解析

    ddr3的讀寫分離方法有哪些?

    DDR3是目前DDR的主流產(chǎn)品,DDR3的讀寫分離作為DDR最基本也是最常用的部分,本文主要闡述DDR3讀寫分離的方法。最開始的
    的頭像 發(fā)表于 11-06 13:44 ?8865次閱讀
    <b class='flag-5'>ddr3</b>的讀寫分離方法有哪些?

    ddr4和ddr3內(nèi)存的區(qū)別,可以通用嗎

    雖然新一代電腦/智能手機(jī)用上了DDR4內(nèi)存,但以往的產(chǎn)品大多還是用的DDR3內(nèi)存,因此DDR3依舊是主流,DDR4今后將逐漸取代DDR3,成
    發(fā)表于 11-08 15:42 ?3.2w次閱讀

    基于FPGA的DDR3多端口讀寫存儲(chǔ)管理的設(shè)計(jì)與實(shí)現(xiàn)

    為了解決視頻圖形顯示系統(tǒng)中多個(gè)端口訪問(wèn)DDR3的數(shù)據(jù)存儲(chǔ)沖突,設(shè)計(jì)并實(shí)現(xiàn)了基于FPGA的DDR3存儲(chǔ)管理系統(tǒng)。DDR3存儲(chǔ)器控制模塊使用MIG生成DDR3控制器,只需通過(guò)用戶接口信號(hào)就
    發(fā)表于 11-18 18:51 ?7143次閱讀
    基于FPGA的<b class='flag-5'>DDR3</b>多端口讀寫存儲(chǔ)管理的設(shè)計(jì)與實(shí)現(xiàn)

    基于Digilent介紹DDR3和mig

    我們通過(guò)Configuration,Package,Speed...等DDR3的命名可知道DDR3的容量,封裝,速度等級(jí)等信息。
    發(fā)表于 03-03 11:04 ?2199次閱讀
    基于Digilent介紹<b class='flag-5'>DDR3</b>和mig

    DDR3備受輕薄本板載內(nèi)存青睞 DDR3有何優(yōu)勢(shì)

    從成本的角度來(lái)看,DDR3也許的確要比DDR4低一些,所以從這個(gè)角度可以講通。
    的頭像 發(fā)表于 09-08 16:28 ?4463次閱讀

    DDR3內(nèi)存或退出市場(chǎng)三星等大廠計(jì)劃停產(chǎn)DDR3內(nèi)存

    日前,世界著名硬件網(wǎng)站TomsHardware上有消息表示,多家大廠都在考慮停止DDR3內(nèi)存的生產(chǎn)。DDR3內(nèi)存早在2007年就被引入,至今已長(zhǎng)達(dá)15年,因?yàn)槠洳辉俜河糜谥髁髌脚_(tái),即便退出市場(chǎng)也不會(huì)
    的頭像 發(fā)表于 04-06 12:22 ?5366次閱讀

    Virtex7上DDR3的測(cè)試?yán)?/a>

    ??這篇文章我們講一下Virtex7上DDR3的測(cè)試?yán)?,Vivado也提供了一個(gè)DDR的example,但卻是純Verilog代碼,比較復(fù)雜,這里我們把DDR3的MIG的IP Core掛在Microblaze下,用很簡(jiǎn)單的程序
    的頭像 發(fā)表于 08-16 10:28 ?1933次閱讀

    FPGA學(xué)習(xí)-DDR3

    一、DDR3簡(jiǎn)介 ? ? ? ? DDR3全稱double-data-rate 3 synchronous dynamic RAM,即第三代雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器。所謂同步,是指DDR3
    的頭像 發(fā)表于 12-21 18:30 ?3339次閱讀

    關(guān)于DDR3設(shè)計(jì)思路分享

    DDR3的速度較高,如果控制芯片封裝較大,則不同pin腳對(duì)應(yīng)的時(shí)延差異較大,必須進(jìn)行pin delay時(shí)序補(bǔ)償。
    發(fā)表于 07-04 09:25 ?552次閱讀
    關(guān)于<b class='flag-5'>DDR3</b>設(shè)計(jì)思路分享

    基于AXI總線的DDR3讀寫測(cè)試

    本文開源一個(gè)FPGA項(xiàng)目:基于AXI總線的DDR3讀寫。之前的一篇文章介紹了DDR3簡(jiǎn)單用戶接口的讀寫方式:《DDR3讀寫測(cè)試》,如果在某些項(xiàng)目中,我們需要把DDR掛載到AXI總線上,
    的頭像 發(fā)表于 09-01 16:20 ?4578次閱讀
    基于AXI總線的<b class='flag-5'>DDR3</b>讀寫測(cè)試

    基于FPGA的DDR3讀寫測(cè)試

    本文介紹一個(gè)FPGA開源項(xiàng)目:DDR3讀寫。該工程基于MIG控制器IP核對(duì)FPGA DDR3實(shí)現(xiàn)讀寫操作。
    的頭像 發(fā)表于 09-01 16:23 ?1668次閱讀
    基于FPGA的<b class='flag-5'>DDR3</b>讀寫測(cè)試

    闡述DDR3讀寫分離的方法

    DDR3是2007年推出的,預(yù)計(jì)2022年DDR3的市場(chǎng)份額將降至8%或以下。但原理都是一樣的,DDR3的讀寫分離作為DDR最基本也是最常用的部分,本文主要闡述
    的頭像 發(fā)表于 10-18 16:03 ?1088次閱讀
    闡述<b class='flag-5'>DDR3</b>讀寫分離的方法