搜索歷史

清空
搜索熱詞
      0
      • 聊天消息
      • 系統(tǒng)消息
      • 評論與回復(fù)
      VIP于 到期 續(xù)費
      登錄后你可以
      • 下載海量資料
      • 學(xué)習(xí)在線課程
      • 觀看技術(shù)視頻
      • 寫文章/發(fā)帖/加入社區(qū)
      會員中心
      創(chuàng)作中心
      發(fā)布
      創(chuàng)作活動

      完善資料讓更多小伙伴認(rèn)識你，還能領(lǐng)取20積分哦，立即完善>

      3天內(nèi)不再提示

      serdes串行發(fā)送和接收是怎么實現(xiàn)的？serdes就是用56G的ADC和DAC嗎？

      冬至子 ? 來源：IC的世界 ? 作者：越過山丘 ? 2023-09-08 15:59 ? 次閱讀

      對于圖1所示TX/RX模擬部分的實現(xiàn)方式，大家是不是一直有這樣的疑問: Serdes在將并行data通過DAC串行發(fā)出去的時候，或者在接收端通過ADC進行串行data采樣的時候，是怎么實現(xiàn)的？比如56G的serdes就是用56G的ADC和DAC嗎？

      答案是肯定不是，沒有那么高頻的ADC和DAC，通常ADC和DAC最大可以工作在1G頻率左右，再大的頻率無法實現(xiàn)精度的。所以采用多個ADC/DAC分時工作的模式。

      RX接收端采樣方式如下圖2，RX Pad連接到16個ADC上，后端要嚴(yán)格約束Pad到不同ADC之間的走線一樣長，可以通過繞線方式實現(xiàn)。

      CDR的數(shù)字邏輯輸出vco_calibration_value[n:0]到模擬VCO實現(xiàn)相位調(diào)整。VCO輸出多路時鐘到多個ADC，如圖3所示，比如通過16個ADC分時采樣，VCO輸出的相鄰時鐘差90°/16。

      ADC在時鐘上升沿進行采樣，然后模擬通過clk15將16個采樣symbol[7:0] pipe到數(shù)字邏輯，然后進行均衡判決。TX端的DAC發(fā)送端是相同的方式進行的。

      圖1：serdes架構(gòu)框圖
      image.png

      圖2：RX ADC采樣框圖
      image.png

      圖3：RX ADC采樣時鐘圖示
      image.png

      聲明：本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問題，請聯(lián)系本站處理。 舉報投訴
      • 接收機
        +關(guān)注

        關(guān)注

        8

        文章

        1182

        瀏覽量

        53522
      • adc
        adc
        +關(guān)注

        關(guān)注

        98

        文章

        6509

        瀏覽量

        544984
      • 時鐘信號
        +關(guān)注

        關(guān)注

        4

        文章

        449

        瀏覽量

        28583
      • ADC采樣
        +關(guān)注

        關(guān)注

        0

        文章

        134

        瀏覽量

        12865
      • VCO設(shè)計
        +關(guān)注

        關(guān)注

        0

        文章

        2

        瀏覽量

        3504
      • SERDES接口
        +關(guān)注

        關(guān)注

        0

        文章

        28

        瀏覽量

        3040
      收藏 人收藏

        評論

        相關(guān)推薦

        SERDES的作用 SerDes基礎(chǔ)知識詳解

        SERDES是英文SERializer(串行器)/DESerializer(解串器)的簡稱。
        的頭像 發(fā)表于 01-04 09:04 ?4403次閱讀
        <b class='flag-5'>SERDES</b>的作用 <b class='flag-5'>SerDes</b>基礎(chǔ)知識詳解

        SERDES接口電路設(shè)計

        通信，該SERDES接口方案具有成本低、靈活性高、研發(fā)周期短等特點?！　? 硬件接口：　　　硬件的接口如上圖所示，主要包括發(fā)送與接收模塊?！　?b class='flag-5'>發(fā)送模塊包括8b/10b編碼器，并串轉(zhuǎn)換器
        發(fā)表于 05-29 17:52

        FPGA SERDES接口電路怎么實現(xiàn)？

        　　串行接口常用于芯片至芯片和電路板至電路板之間的數(shù)據(jù)傳輸。隨著系統(tǒng)帶寬不斷增加至多吉比特范圍，并行接口已經(jīng)被高速串行鏈接，或SERDES （串化器/ 解串器）所取代。起初， SERDES
        發(fā)表于 10-23 07:16

        SERDES傳輸和引腳關(guān)聯(lián)

        親愛的Xilinx論壇，我正在實現(xiàn)基于SERDES協(xié)議的序列化傳輸。我需要在Kintex7上接收8個差分對，這些差分對承載由另一個Kintex7串行化的64位字，主時鐘為100MHz。
        發(fā)表于 03-17 09:53

        使用SERDES（LVDS）作為背板怎么實現(xiàn)？

        很好的應(yīng)用筆記，用于在spartan fpgas中實現(xiàn)serdes但是對Virtex5沒什么用？任何人都可以指出我使用V5 fpgas正確實現(xiàn)ser
        發(fā)表于 07-13 15:54

        SerDes的發(fā)送端TX的均衡原理是什么？

        SerDes的發(fā)送端TX的均衡原理是什么？怎樣利用高速接口SerDes去實現(xiàn)芯片間信號的有線傳輸？
        發(fā)表于 06-17 07:15

        SerDes是怎么工作的

        FPGA發(fā)展到今天，SerDes(Serializer-Deserializer)基本上是標(biāo)配了。從PCI到PCI Express, 從ATA到SATA，從并行ADC接口到JESD204, 從RIO
        發(fā)表于 07-28 07:02

        基于SERDES時鐘的頻率跟隨的設(shè)計

        在很多無線或者有線的系統(tǒng)應(yīng)用中，都需要器件的接收端能夠和鏈路的發(fā)送端的頻率做跟隨。通常的實現(xiàn)方案都是通過將SERDES的恢復(fù)時鐘引到芯片外部，然后通過一個cleanup PLL過濾抖動
        發(fā)表于 11-18 12:08 ?7057次閱讀
        基于<b class='flag-5'>SERDES</b>時鐘的頻率跟隨的設(shè)計

        如何使用FPGA實現(xiàn)SERDES協(xié)議

        速度的并行總線傳輸串行化的數(shù)據(jù)。一個實例是用單個PCI-Express 通道，替代傳統(tǒng)的32 位、64MHz PCI 總線（可達到2.112Gb/s） ，僅用4 條線（運行在2.5GHz） ，可達到4Gb/s總數(shù)據(jù)率。簡言之， SERD
        發(fā)表于 10-09 17:25 ?18次下載
        如何使用FPGA<b class='flag-5'>實現(xiàn)</b><b class='flag-5'>SERDES</b>協(xié)議

        單通道56G的SERDES，參考時鐘如何選??？

        為滿足目前的56GPAM-4 SerDes技術(shù)，以支持更高帶寬的100G+以太網(wǎng)和光網(wǎng)絡(luò)設(shè)計。硬件開發(fā)人員通常需要100fs（典型值）以下RMS相位抖動規(guī)范的時鐘。這些設(shè)計通常需要與CPU和系統(tǒng)時鐘等其他頻率時鐘混用。
        的頭像 發(fā)表于 11-12 15:25 ?4857次閱讀

        SERDES的優(yōu)勢 SERDES演變的看法

        ，另一個優(yōu)勢是能夠通過一對差分對信號引腳（而不是8、16、32或N個數(shù)據(jù)引腳和一個時鐘引腳）發(fā)送數(shù)據(jù)。在串行傳輸這個方面得益于更小的數(shù)據(jù)包和更密集的pcb而節(jié)省了成本。具體取決于晶片成本、封裝成本、PCB成本和PCB擁塞等因素。 距離優(yōu)勢 在過去的十年里，
        的頭像 發(fā)表于 07-23 11:59 ?4416次閱讀

        56G QSFP+DAC無源高速線纜的詳細(xì)介紹

        DAC、25G SFP28 DAC、40G/56G QSFP+ DAC、100
        的頭像 發(fā)表于 04-25 15:35 ?2344次閱讀

        什么是SerDes？SerDes的應(yīng)用場景又是什么呢？

        首先我們要了解什么是SerDes，SerDes的應(yīng)用場景又是什么呢？SerDes又有哪些常見的種類？
        的頭像 發(fā)表于 06-06 17:03 ?1w次閱讀
        什么是<b class='flag-5'>SerDes</b>？<b class='flag-5'>SerDes</b>的應(yīng)用場景又是什么呢？

        SerDes：串行和并行通信有何區(qū)別？

        SerDes（Serialization/Deserialization）是一種在數(shù)字通信系統(tǒng)中提供重要優(yōu)勢的串行/并行轉(zhuǎn)換電路。
        的頭像 發(fā)表于 10-20 15:31 ?1761次閱讀
        <b class='flag-5'>SerDes</b>：<b class='flag-5'>串行</b>和并行通信有何區(qū)別？

        了解高速56G PAM-4串行鏈路的時鐘需求

        電子發(fā)燒友網(wǎng)站提供《了解高速56G PAM-4串行鏈路的時鐘需求.pdf》資料免費下載
        發(fā)表于 09-23 11:36 ?0次下載
        了解高速<b class='flag-5'>56G</b> PAM-4<b class='flag-5'>串行</b>鏈路的時鐘需求