SerDes：串行和并行通信有何區(qū)別？

關鍵要點

SerDes（Serialization/Deserialization）是一種在數(shù)字通信系統(tǒng)中提供重要優(yōu)勢的串行/并行轉換電路。

串行通信比并行通信更受青睞，因為它可以減少連接線數(shù)量、降低電磁干擾、節(jié)省功耗等。

SerDes是一種將并行數(shù)據(jù)轉換為串行數(shù)據(jù)，并將串行數(shù)據(jù)轉換為并行數(shù)據(jù)的過程，具有多種實現(xiàn)方式和功能。

總結

本文介紹了串行和并行通信之間的區(qū)別，并詳細討論了為什么在數(shù)字通信系統(tǒng)中串行通信更為常見。并行通信雖然可以實現(xiàn)更快的數(shù)據(jù)傳輸速率，但需要更多的連接線，易受電磁干擾。而串行通信能夠用較少的連接線傳輸任意位寬的數(shù)據(jù)，并且可以降低功耗，提高抗干擾能力。SerDes是實現(xiàn)串行/并行轉換的關鍵技術，通過將并行數(shù)據(jù)轉換為串行數(shù)據(jù)進行傳輸，并將串行數(shù)據(jù)重新轉換為并行數(shù)據(jù)進行處理。它還具有多信道支持、時鐘倍頻和發(fā)送/接收同步等功能。SerDes已成為數(shù)字電子技術中不可或缺的一部分，特別適用于視頻接口、電信連接和其他高數(shù)據(jù)率應用。

在我的工程職業(yè)生涯的早期，我認為并行通信通常比串行通信更可取。我很欣賞同時移動所有 8 個（或 16 個、或 32 個……）數(shù)據(jù)位的簡單性和效率，使用一個或兩個控制信號進行握手，并且不需要復雜的同步方案。

但不久之后，人們就發(fā)現(xiàn)流行的數(shù)字通信協(xié)議（UART、SPI、I2C等）使用串行接口，而且我還注意到，專用應用程序的高級協(xié)議有利于串行傳輸。盡管微控制器和中央處理器單元 (CPU)需要并行數(shù)據(jù)來進行內部存儲、檢索和處理操作，這意味著串行通信涉及額外的序列化和反序列化硬件。

SerDes 是空間到時間到空間的轉換。并行數(shù)據(jù)同時傳輸，但占用不同的物理互連，而串行數(shù)據(jù)共享相同的物理空間，但占用不同的時間時刻（圖 1）。

圖 1.顯示序列化和反序列化的示例圖。圖片由德州儀器 (TI)提供

考慮到所有這些，讓我們看一下并行數(shù)據(jù)傳輸?shù)木窒扌?，然后我將討論一些重要?SerDes 概念。

為什么串行通信優(yōu)于并行通信？

并行傳輸更直接的缺點之一是涉及的導體數(shù)量。如果您仍然在 8 位世界中工作，相對于簡單、同步數(shù)據(jù)傳輸?shù)暮锰巵碚f，使用一系列互連似乎是合理的。然而，隨著總線寬度擴展到 16 位或 32 位范圍，PCB 布局任務變得越來越低效且難以管理。當您不僅需要將數(shù)據(jù)從一個組件移動到另一個組件，而且還需要從一個 PCB 移動到另一個 PCB 時，問題會變得更加嚴重。

此外，每條并行數(shù)據(jù)線不僅僅是布局和布線人員關心的問題。間隔緊密的電線或 PCB 走線（如圖 2 所示）容易受到串擾的影響，尤其是數(shù)字信號的高能邏輯轉換特性，并且較大的導體組更難以屏蔽環(huán)境電磁干擾 (EMI)。

圖 2：當跡線是原理圖中的線路時，它們具有完美的電氣隔離，但在真實的 PCB 上，它們會電容耦合到附近的跡線和平面層。

通過串行，一些互連就足以傳輸任何位寬的數(shù)據(jù)字，并且您可以減少虛假邏輯轉換的可能性，這些邏輯轉換會損壞數(shù)據(jù)或需要重新傳輸，從而降低通信質量。

從理論上講，并行確實可以實現(xiàn)更快的數(shù)據(jù)傳輸，但即使這種優(yōu)勢也比最初看起來的更具有偶然性。較長的走線或電線意味著信號需要更多的時間從發(fā)送器傳播到接收器，并且隨著數(shù)據(jù)速率的增加，通過匹配走線長度來均衡整個總線的延遲變得更加重要。高速 32 位總線的跡線長度匹配并不是微不足道的，如果我進行布局，這將是支持序列化/反序列化的一個非常有力的論據(jù)。如果您需要均衡走線長度，這會很有幫助，但當您嘗試最小化電路板面積時，它就沒那么有用了。

高速并行總線的另一個問題是功耗過高。串行化可以通過將標準邏輯信號轉換為低壓差分信號來降低功耗。

什么是串行解串器？SerDes 功能和特性概述

SerDes 是一個涉及兩個獨立電路塊的過程：在其基本形式中，串行器將由多個同時數(shù)字信號（例如由微處理器或 ASIC 輸出）表示的數(shù)據(jù)轉換為沿一根導體傳輸?shù)倪壿嬰娖降臅r間序列。解串器將邏輯電平的時間序列轉換回沿多個導體同時傳輸?shù)囊唤M信號。

除了這個基本功能之外，SerDes 實現(xiàn)還具有各種細節(jié)和附加功能。

多個串行導體

并串轉換不一定將多根導線壓縮為一根導線。更一般地說，串行化的目標是顯著減少導體的數(shù)量。

首先，單個串行通信線路通常需要兩個物理導體，因為許多串行接口（例如RS-485和USB）使用差分信號。此外，吞吐量和接口復雜性之間的最佳平衡可能需要多個串行通道。例如，在下面圖 4 的框圖中，根據(jù)TI SN65LVDS95LVDS串行器的數(shù)據(jù)表，21 位并行數(shù)據(jù)被轉換為三個獨立的串行輸出流。

圖 4.數(shù)據(jù)表中 SN65LVDS95 串行器的功能框圖。圖片由德州儀器 (TI)提供

時鐘倍頻

如果串行器以特定頻率接收并行字，則它必須增加輸出比特率以使輸出字速率與輸入字速率相匹配。由于串行傳輸比并行傳輸更適合高比特頻率，因此串行化不需要降低吞吐量。如上圖所示，可以使用鎖相環(huán)（PLL）根據(jù)并串轉換中實現(xiàn)的壓縮因子來倍增輸入時鐘。

發(fā)射/接收同步

與任何數(shù)字通信接口一樣，SerDes 需要一些同步機制來確保接收器知道如何采樣和解析傳入的邏輯電平。一些系統(tǒng)（包括上圖中所示的系統(tǒng)）會隨數(shù)據(jù)一起發(fā)送時鐘信號。

解串器還可以從傳入的串行比特流中獲取同步：PLL 可以鎖定比特流并產(chǎn)生采樣時鐘。然而，如果輸入信號的轉換密度不足，PLL 將發(fā)生漂移。例如，傳感器信號可能在正電源軌處飽和，并被數(shù)字化并串行化為一長串邏輯高位。為了防止與低轉換密度相關的問題，您可以將 SerDes 系統(tǒng)與標準（例如 8b/10b）或自制編碼方案結合起來。

傳輸媒體

將并行數(shù)據(jù)作為串行數(shù)據(jù)傳輸為您提供了物理傳輸選項，否則這是不可行的。即使所有信號都位于同一 PCB 上并且所有內容都使用普通走線進行布線，串行化也可以極大地簡化電路板布局。如果您要在電路板之間、模塊之間、模塊之間或系統(tǒng)之間傳輸數(shù)據(jù)，您可能更喜歡使用同軸電纜或光纖鏈路。如果您有序列化數(shù)據(jù)，您就可以從普通電線升級到同軸電纜或光纖。

獲得 SerDes 的優(yōu)勢

SerDes 已成為數(shù)字電子產(chǎn)品不可或缺的一部分。使用并行傳輸無法類似地實現(xiàn)視頻接口、電信互連和各種其他應用所需的極高數(shù)據(jù)速率。

審核編輯：劉清