請教如何解決FF1400R17IP4模塊雙脈沖測試電流振蕩？

“做雙脈沖實驗時VCE電壓振蕩很大是為什么？”

“英飛凌的產(chǎn)品文檔在哪里查找？”

“IGBT橋臂模塊疊層銅排結構是否合理，是否需要優(yōu)化？”

當你有任何技術問題，卻苦于無法快速得到專業(yè)工程師的回復時，（Infineon Developer Community）英飛凌開發(fā)者社區(qū)是你的最佳選擇。

在這里，大量英飛凌資深工程師常駐后臺，提供多種語言的問答服務，中國本土工程師24小時內會答復中文留言。

英飛凌開發(fā)者社區(qū)是一個全球性的交流平臺，有各種語言的發(fā)貼和討論。您不用擔心語言障礙，現(xiàn)在的機器翻譯已經(jīng)能實現(xiàn)非常準確的翻譯，其中deepL就是一個非常優(yōu)秀的AI 翻譯網(wǎng)站。通過復制粘貼，您就可以很流暢地與世界各地的同行們交流切磋設計技巧，您也可以小試牛刀，幫助他人解決技術難題，獲得積分勛章。

下面的案例就是來自

英飛凌開發(fā)者社區(qū)的精彩問答

Q&A

問

CC9520：我這邊想通過做雙脈沖實驗得出FF1400R17IP4模塊系統(tǒng)母排雜散電感參數(shù)，給定直流電壓400V，測試電感第一次采用電抗器三個繞組并聯(lián)，但實驗中測試回路電流發(fā)生振蕩，VCE電壓應力振蕩也比較大，如附件波形，第二次測試電感改為自繞線空心電感，但是測試波形還是出現(xiàn)一樣的情況，實驗接線如附件圖片，（示波器通道波形分別為CH1：下管VCE，CH2：常關閉上管VCE，CH3：測試電感電流，CH4：回路電流）

現(xiàn)在回路電流振蕩問題導致無法得知想要的雜散電感參數(shù)，請幫忙看看造成該問題可能原因，有什么方法將該振蕩消除？謝謝??！

左右滑動可進行查看

答

感謝你的提問。關于振蕩產(chǎn)生的原因：IGBT內部本身存在寄生電容，寄生電容與回路中的雜散電感形成LC振蕩電路。建議：減小回路阻抗，測試時功率回路接線盡量短而粗。

Rachel

問

謝謝您的回復，振蕩問題原因已經(jīng)找到，是由于外加IGBT吸收電容與回路雜散電感形成LC振蕩產(chǎn)生，去掉該電容后振蕩消除。當前FF1400R17IP4模塊在I型三電平應用，做1MW項目，驅動門級板采用PI 2SP0320V2A0-17,目前帶電抗器測試，帶載670A左右，VCE電壓應力1100V左右，尖峰電壓270V；然后，做急加速過流，OC 2倍額定，VCE電壓應力1400V，尖峰電壓到600V，而且當前驅動設置比較大，開通電阻放到1.275R，關斷電阻放到9R，死區(qū)9uS，上升時間1.6uS，關斷下降到0V時間4.5~5uS，關斷下降到-5V的時間8uS左右。然后做雙脈沖發(fā)現(xiàn)IGBT VCE 尖峰很高，且小換流雜散電感約在140nH左右，大換流雜散電感約在230nH左右，想請教下，這種大功率模塊做三電平雜散電感大小回路電感需要做到多少合適？應用一般能做到多少？

答

Hi CC9520，對于適用于三電平的大功率模塊，在實際應用中可以通過優(yōu)化PCB布局來減小大換流回路的雜散電感。回路電感與回路面積成正比，傳統(tǒng)的直流母線采用導線連接，它的寄生電感之所以大是因為直流母線包圍的面積太大，采用疊層母排可以有效減小回路面積,從而減小寄生電感。

對于實際兆瓦級三電平應用方案的回路電感：一般小換流回路電感可以做到20-30nH,大換流回路電感可以做到80-100nH。

希望可以幫助到你，謝謝~

Rachel

問

Rachel，附件是我們當前設計結構，考慮應用工況，我們整個功率單元是背在一塊水冷板上，直立起來，所以電容組落在下面，電容采用先并后串方式組合，模塊在上面，模塊銅排采用疊層銅排，母線銅排沒做疊層銅排，兩個排的中間有過渡轉接排，但是當前測試，由于電壓應力大，中間的轉接排已經(jīng)去掉，但在滿載運行，急加速過流情況下電壓應力值幾乎一樣，附件圖片是當前結構以及IGBT模塊疊層銅排的結構，以及雙脈沖下的實驗波形，請幫忙看看還有什么方向供我參考優(yōu)化？

另外，從結構角度看，我們目前設計的結構母線電容到IGBT模塊（如果去掉轉接排看）也已經(jīng)很短了，幾乎做到了極致，但是拿我們設計的應用方案跟您上面提及的應用設計回路雜散電感值比較，這個數(shù)值還是差的很大，這一方面您這邊有什么建議？謝謝??！

答

Hi CC9520，對于雙脈沖電壓尖峰問題：如果尖峰電壓過高不滿足實際應用要求，建議適當調整下管Ron電阻，通過減慢下管的開通速度，降低上管在反向恢復期間回路電流的di/dt,從而減小電壓尖峰。但同時也會增加開關損耗。

對于減小回路寄生電感問題：建議首選疊層母排方式，其他優(yōu)化思路可以通過將多個電容器并聯(lián)，并采用多層電路板來減小模塊和電容器之間的電流回路，來減小寄生電感。

希望可以幫助到你，謝謝~

Rachel

問

Rachel，請幫忙看看上面圖片2 IGBT橋臂模塊疊層銅排結構是否合理，是否需要優(yōu)化？連接排1為T1-E，T5-C，T2-C連接用，連接排2為T3-E，T6-E，T4-C連接用，當前結構P銅排、N銅排在最上層，平行結構，O銅排及輸出排在中間層，輸出直接從模塊T2/3中間引出，最底層為轉接排1，連接排2。

答

Hi CC9520，圖片2 IGBT橋臂模塊疊層銅排結構合理，謝謝您的提問。