半導體技術按摩爾定理的發(fā)展,集成電路的密度將越來越高,且尺寸越來越小。所有芯片工作時都會發(fā)熱,熱量的累積必導致結點溫度的升高,隨著結點溫度提高,半導體元器件性能將會下降,甚至造成損害。因此每個芯片廠家都會規(guī)定其半導元體器件的最大結點溫度。
如今,在高速的集成電路中,芯片的功耗大,在自然條件下的散熱已不能保證芯片的結點溫度不超過允許工作溫度,因此就需要考慮芯片的散熱問題。為了保證元器件的結溫低于最大允許溫度,經(jīng)由封裝進行的從 IC 自身到周圍環(huán)境的有效散熱就至關重要。
2案例提要
本章以芯片封裝為案例,說明如何利用Ansys Icepak計算IC封裝的Rja(芯片Die與空氣間的熱阻)、Rjb (芯片Die與電路板間的熱阻)及Rjc(芯片Die與封裝表面間的熱阻)。
針對封裝熱阻而言,計算放置于JEDEC(美國聯(lián)合電子設備工程協(xié)會)標準機箱內(nèi)自然對流及強制隊留下的熱阻數(shù)據(jù)。部分內(nèi)容參照了JEDEC測試系列的表準[JESD51]。Ansys Icepak為了仿JEDEC標準測試規(guī)范,所有設置皆按JESD51設置標準來設計與進行。
方案重點:
通過JEDEC標準仿真出芯片的Rja、Rjb及Rjc。
導入芯片封裝ECAD →Compact + ECAD (非采用Icepak/JEDEC中Detail模型)
3JEDEC是什么?
JEDEC(Joint Electron Device Engineering Council)是一個推動半導體元器件領域標準化的行業(yè)組織。半導體制造商以及電力電子領域的從業(yè)者不可避免地會涉及到很多行業(yè)標準。作為大原則,無論熱相關的項目還是其他項目,其測試方法和條件等都要符合行業(yè)標準。其原因不言而喻:因為如果方法和條件各不不同,就無法比較和判斷好壞。
在JEDEC標準中,與“熱”相關的標準主要有兩個:
JESD51系列:包括IC等的封裝的“熱”相關的大多數(shù)標準。
JESD15系列:對仿真用的熱阻模型進行標準化。
JESD51-2A中規(guī)定了熱阻測試環(huán)境。以下是符合JESD51-2A的熱阻測試環(huán)境示例。
4熱阻概念
熱阻值可用于評估電子封裝的散熱效能,是熱傳設計中一個相當重要的參數(shù),有助芯片的散熱設計。熱阻值關系定義如下:
熱阻值一般常用R或θ表示,其中Tj為接面位置的溫度(JunctionTemperature);Tx為熱傳到某點位置的溫度,例如環(huán)境溫度(AmbientTemperature);P 為輸入的發(fā)熱功率。熱阻大表示熱不容易傳遞,因此組件所產(chǎn)生的溫度就比較高。
由熱阻可以判斷及預測組件的發(fā)熱狀況。電子系統(tǒng)產(chǎn)品設計時,為了預測及分析組件的溫度,需要使用熱阻值的數(shù)據(jù),因而組件設計者則除了需提供良好散熱設計產(chǎn)品,更需提供可靠的熱阻數(shù)據(jù)供系統(tǒng)設計之用。
5JEDEC Board Size
(芯片大于等于或小于27mm)
當Macro中的JEDEC設置完成后,Icepak會自動把測試模型建立出來,其中Board Size有兩種可能。
當測試芯片尺寸小于27mm,Board Size=114.3mm*76.2mm
當測試芯片尺寸大于/等于27mm,Board Size=114.3mm*101.6mm
JEDEC IC ThermalResistance Test
6芯片封裝Rja的仿真計算
本案例IC封裝尺寸取14.06mm×14.06mm×2.15mm(屬于小于27mm的芯片),焊球個數(shù) = 272顆/環(huán)境溫度20C/ICDie發(fā)熱功率=1.0W。
產(chǎn)生標準JEDEC測試腔體 (包含放置IC的Board),組件內(nèi)的材料參數(shù)已默認標準屬性,不需另外設置。
為了詳細仿真芯片封裝熱組參數(shù),建立的熱模型建議導入ECAD設計的封裝模型。
為了詳細仿真芯片封裝熱組參數(shù),建立的熱模型建議導入ECAD設計的封裝模型。
為了環(huán)境空間的準確性,網(wǎng)格數(shù)量設置達450萬;環(huán)境20C。
7結果
根據(jù)上面結果,芯片封裝Die的最高溫度為53.26C,得到Rja如下:
風速, m/s | 0, 自然對流 | 1, 強制對流 | 2, 強制對流 | 3, 強制對流 |
Tj | 53.26 | 49.86 | 48.12 | 47.14 |
熱阻, oC/W | 33.26 | 29.86 | 28.12 | 27.14 |
Rjc及Rjb概念也如上有極為雷同之處,唯一特別要注意其于JEDEC中的模型規(guī)范。若您感興趣這方面的仿真方法與實務經(jīng)驗,歡迎來參加莎益博的培訓課程,并與我們聯(lián)系。
審核編輯:湯梓紅
-
芯片
+關注
關注
456文章
50919瀏覽量
424578 -
集成電路
+關注
關注
5389文章
11570瀏覽量
362212 -
半導體
+關注
關注
334文章
27479瀏覽量
219655 -
仿真
+關注
關注
50文章
4097瀏覽量
133711 -
芯片封裝
+關注
關注
11文章
505瀏覽量
30646
發(fā)布評論請先 登錄
相關推薦
評論