Cadence成功流片基于臺積電N3E工藝的16G UCIe先進封裝IP

此款完整的高性能 2.5D 封裝解決方案使異構(gòu)集成成為可能。

中國上海，2023 年 4 月 26 日——楷登電子（美國 Cadence 公司，NASDAQ：CDNS）近日宣布基于臺積電 3nm（N3E）工藝技術(shù)的 Cadence 16G UCIe 2.5D 先進封裝 IP 成功流片。該 IP 采用臺積電 3DFabric CoWoS-S 硅中介層技術(shù)實現(xiàn)，可提供超高的帶寬密度、高效的低功耗性能和卓越的低延遲，非常適合需要極高算力的應(yīng)用。

Cadence UCIe IP 為Chiplet裸片到裸片通信提供了開放標準，隨著人工智能/機器學(xué)習(xí)（AI/ML）、移動、汽車、存儲和網(wǎng)絡(luò)應(yīng)用推動從單片集成向系統(tǒng)級封裝（SiP）Chiplet 的轉(zhuǎn)變，Chiplet 裸片到裸片通信變得越來越重要。

Cadence 目前正與許多客戶合作，來自 N3E 測試芯片流片的 UCIe 先進封裝 IP 已開始發(fā)貨并可供使用。這個預(yù)先驗證的解決方案可以實現(xiàn)快速集成，為客戶節(jié)省時間和精力。

Cadence UCIe PHY 和控制器的異構(gòu)集成簡化了 Chiplet 解決方案，具有裸片可重復(fù)使用性。完整的解決方案包括以下方面，可帶 Cadence 驗證 IP（VIP）和 TLM 模型交付：

UCIe 先進封裝 PHY

UCIe 先進封裝 PHY 專為支持 5Tbps/mm 以上 Die 邊緣帶寬密度而設(shè)計，能在顯著提高能效的同時實現(xiàn)更高的吞吐量性能，可靈活集成到多種類型的 2.5D 先進封裝中，例如硅中介層、硅橋、RDL 和扇出型封裝。

UCIe 標準封裝 PHY

助力客戶降低成本，同時保持高帶寬和高能效。Cadence 的電路設(shè)計使客戶可以在該標準的 Bump pitch范圍下限內(nèi)進行設(shè)計，從而最大程度提高每毫米帶寬，同時還能實現(xiàn)更長的覆蓋范圍。

UCIe 控制器

UCIe 控制器是一種軟 IP 核，可以在多個技術(shù)節(jié)點進行綜合，針對不同的目標應(yīng)用提供多種選項，支持流、PCI Express (PCIe) 和 CXL 協(xié)議。

“UCIe 聯(lián)盟支持各公司設(shè)計用于標準和先進封裝的Chiplet。我們非常高興地祝賀 Cadence 實現(xiàn)先進封裝測試芯片的流片里程碑，該芯片使用基于 UCIe 1.0 規(guī)范的 die-to-die 互連，”UCIe 聯(lián)盟主席 Debendra Das Sharma 博士說道，“成員公司在 IP（擴展）和 VIP（測試）方面的進展是該生態(tài)系統(tǒng)中的重要組成部分。再加上 UCIe 工作組的成果，業(yè)界將繼續(xù)看到基于開放行業(yè)標準的新 Chiplet 設(shè)計進入市場，促進互操作性、兼容性和創(chuàng)新?！?/p>

Cadence 一直是 Chiplet 系統(tǒng)解決方案產(chǎn)品領(lǐng)域的先驅(qū)，并將繼續(xù)突破先進節(jié)點和封裝架構(gòu)中各種多 Chiplet 應(yīng)用的性能和能效極限，”Cadence 公司全球副總裁兼 IP 事業(yè)部總經(jīng)理 Sanjive Agarwala 說道，“我們認為，協(xié)調(diào)整個行業(yè)的互連標準十分重要，而 UCIe IP 可作為橋梁，為大型系統(tǒng)級芯片提供開放式 Chiplet 解決方案，達到或超過制造的最大光罩極限?；谂_積電 N3E 工藝的 UCIe 先進封裝流片是為客戶提供開放式 Chiplet 連接標準的關(guān)鍵里程碑和承諾?！?/p>

Cadence 16G UCIe 2.5D 先進封裝 IP 支持 Cadence 的智能系統(tǒng)設(shè)計（Intelligent System Design）戰(zhàn)略，該戰(zhàn)略可實現(xiàn) SoC 的卓越設(shè)計。

審核編輯：劉清