AMD可以把內(nèi)存堆在CPU上嗎？

先進(jìn)制程工藝進(jìn)度緩慢的情況下，多芯片整合封裝成了半導(dǎo)體行業(yè)的大趨勢(shì)，各家不斷玩出新花樣。

ISSCC 2023國(guó)際固態(tài)電路大會(huì)上，AMD提出了多種新的整合封裝設(shè)想，其中之一就是在CPU處理器內(nèi)部，直接堆疊DRAM內(nèi)存，而且是多層堆疊。

一種方式是CPU計(jì)算模塊、DRAM內(nèi)存模塊，并排封裝在硅中介層上，而另一種方式就是在計(jì)算模塊上方直接堆疊內(nèi)存模塊，有點(diǎn)像手機(jī)SoC。

AMD表示，這種設(shè)計(jì)可以讓計(jì)算核心以更短的距離、更高的帶寬、更低的延遲訪問(wèn)內(nèi)存，而且能大大降低功耗，2.5D封裝可以做到獨(dú)立內(nèi)存功耗的30％左右，3D混合鍵合封裝更是僅有傳統(tǒng)的1/6。

如果堆疊內(nèi)存容量足夠大，主板上的DIMM插槽甚至都可以省了。

當(dāng)然，AMD的這種設(shè)想僅面向服務(wù)器和數(shù)據(jù)中心領(lǐng)域，桌面上不會(huì)這么做，否則就無(wú)法升級(jí)了。

AMD甚至考慮在Instinct系列加速卡已經(jīng)整合封裝HBM高帶寬內(nèi)存的基礎(chǔ)上，在后者之上繼續(xù)堆疊DRAM內(nèi)存，但只是一層，容量不會(huì)太大。

這樣的最大好處是一些關(guān)鍵算法內(nèi)核可以直接在整合內(nèi)存內(nèi)執(zhí)行，而不必在CPU和獨(dú)立內(nèi)存之間往復(fù)通信傳輸，從而提升性能、降低功耗。

另外，AMD還設(shè)想在2D/2.5D/3D整合封裝芯片的內(nèi)部，除了CPU+GPU混合計(jì)算核心，還集成更多模塊，包括內(nèi)存、統(tǒng)一封裝光網(wǎng)絡(luò)通道物理層、特定域加速器等等，并引入高速標(biāo)準(zhǔn)化的芯片間接口通道(UCIe)。

尤其是引入光網(wǎng)絡(luò)通道，可以大大簡(jiǎn)化網(wǎng)絡(luò)基礎(chǔ)架構(gòu)。

我們知道，AMD最近兩年的CPU及GPU顯卡已經(jīng)轉(zhuǎn)向了chiplets小芯片架構(gòu)設(shè)計(jì)，每個(gè)芯片由不同的模塊組成，可以降低芯片生產(chǎn)難度，提高良率，控制好成本。

AMD的芯片代工主要由臺(tái)積電完成，不過(guò)小芯片封裝主要是靠國(guó)內(nèi)的芯片封測(cè)公司通富微電。

通富微電表示，通過(guò)在多芯片組件、集成扇出封裝、2.5D/3D等先進(jìn)封裝技術(shù)方面的提前布局，可為客戶提供多樣化的Chiplet封裝解決方案，并且已為AMD大規(guī)模量產(chǎn)Chiplet產(chǎn)品。

通富微電還提到，目前，大多數(shù)世界前20強(qiáng)半導(dǎo)體企業(yè)和絕大多數(shù)國(guó)內(nèi)知名集成電路設(shè)計(jì)公司都已成為通富微電的客戶。

通過(guò)并購(gòu)，公司與AMD形成了“合資 合作”的強(qiáng)強(qiáng)聯(lián)合模式，建立了緊密的戰(zhàn)略合作伙伴關(guān)系；

AMD完成對(duì)全球FPGA龍頭賽靈思的收購(gòu)，實(shí)現(xiàn)了CPU GPU FPGA的全方位布局，雙方在客戶資源、IP和技術(shù)組合上具有高度互補(bǔ)性，有利于AMD在5G、數(shù)據(jù)中心和汽車市場(chǎng)上進(jìn)一步邁進(jìn)。

公司是AMD最大的封裝測(cè)試供應(yīng)商，占其訂單總數(shù)的80%以上，未來(lái)隨著大客戶資源整合漸入佳境，產(chǎn)生的協(xié)同效應(yīng)將帶動(dòng)整個(gè)產(chǎn)業(yè)鏈持續(xù)受益。

順便看看新工藝。

在3nm工藝上，雖然三星在去年6月份搶先宣布量產(chǎn)，晚了半年的臺(tái)積電卻后發(fā)先至，因?yàn)樗麄兡玫搅俗钪匾目蛻簟O(píng)果訂單，而且首批的3nm產(chǎn)能是蘋(píng)果包圓的，其他廠商都要靠后，甚至2023年都有可能是蘋(píng)果獨(dú)占。

目前蘋(píng)果用的是第一代3nm，也就是N3工藝，相比于5nm工藝，3nm工藝的邏輯密度將增加60%，相同速度下功耗降低30-35%，這是世界上最先進(jìn)的技術(shù)。

其他廠商要等第二代3nm，也就是N3E工藝，對(duì)比N5同等性能和密度下功耗降低34％、同等功耗和密度下性能提升18％，或者可以將晶體管密度提升60％，密度比N3還縮水一些，但是成本也低。

那蘋(píng)果包圓的3nm工藝現(xiàn)在進(jìn)展到底如何？消息人士透露，位于南科18B的3nm晶圓廠現(xiàn)在已經(jīng)可以做到日投片量1000片，超過(guò)1000片的產(chǎn)量很重要，通常意味著芯片真正進(jìn)入了量產(chǎn)階段。

有關(guān)臺(tái)積電及三星的3nm良率一直都是個(gè)謎，此前的傳聞?wù)f是三星的3nm良率僅有10-20%，臺(tái)積電的3nm良率可達(dá)70-80%，然而后者的良率也太高了，又被戳穿實(shí)際上只有不到50%良率。

不過(guò)隨著投片量超過(guò)1000片晶圓，臺(tái)積電3nm良率爭(zhēng)議應(yīng)該可以告一段落了，至少用于生產(chǎn)已經(jīng)沒(méi)什么大問(wèn)題了。

審核編輯：劉清