0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫(xiě)文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

具有高對(duì)準(zhǔn)精度和高吞吐量的芯片到晶圓自組裝技術(shù)

半導(dǎo)體芯科技SiSC ? 來(lái)源:半導(dǎo)體芯科技SiSC ? 作者:半導(dǎo)體芯科技SiS ? 2022-12-19 17:49 ? 次閱讀

來(lái)源:《半導(dǎo)體芯科技》雜志10/11月刊

CEA-Leti英特爾合作成功實(shí)現(xiàn)了具有高對(duì)準(zhǔn)精度和高吞吐量的芯片到晶圓(Die-to-Wafer,D2W)自組裝技術(shù),并在2022年電子元件與技術(shù)會(huì)議(ECTC)上展示了這項(xiàng)突破性技術(shù)。這種D2W自組裝工藝是利用水的毛細(xì)力(capillary force)在目標(biāo)設(shè)備上來(lái)對(duì)齊裸片Die,該技術(shù)有望應(yīng)用在內(nèi)存、高性能計(jì)算和光子技術(shù)等領(lǐng)域。

06a3439accf04eb0b29dfe1ea9b4cf08~noop.image?_iz=58558&from=article.pc_detail&x-expires=1672048094&x-signature=%2FFS8o1iQFIDrKSeBpG%2FHCKsHmJw%3D

據(jù)悉,CEA-Leti和英特爾合作優(yōu)化了一種混合直接鍵合的自組裝工藝,采用的方法是使用水滴的毛細(xì)力來(lái)對(duì)齊目標(biāo)晶圓上的裸片。該工藝有望增加對(duì)準(zhǔn)精度,并可以達(dá)到每小時(shí)幾千個(gè)Die的制造吞吐量,這對(duì)于未來(lái)需要的芯片對(duì)晶圓(D2W)混合鍵合技術(shù)來(lái)說(shuō)是一項(xiàng)突破,可以促進(jìn)D2W鍵合技術(shù)應(yīng)用。

該結(jié)果發(fā)表在2022年電子元件與技術(shù)會(huì)議(ECTC)的論文“Collective Die-to-Wafer Self-Assembly for High Alignment Accuracy and High Throughput 3D Integration”中。雖然領(lǐng)先的微電子公司認(rèn)為D2W混合鍵合工藝對(duì)于未來(lái)存儲(chǔ)器、高性能計(jì)算和光子器件的成功至關(guān)重要,但它比晶圓對(duì)晶圓(W2W)鍵合要復(fù)雜得多,對(duì)齊精度和芯片組裝吞吐量也較低,所以尚處于研究階段。CEA-Leti多年來(lái)一直在研究開(kāi)發(fā)自組裝方法,目標(biāo)是大幅提高吞吐量和貼裝精度。

CEA-Leti的3D集成項(xiàng)目經(jīng)理Emilie Bourjot說(shuō):“采用具有商業(yè)規(guī)模吞吐量的D2W自組裝方法需要解決與芯片處理相關(guān)的兩個(gè)主要挑戰(zhàn),一是將自組裝工藝與取放工具相結(jié)合,二是為自組裝技術(shù)配套集體芯片處理(collective die handing)解決方案。如果將自組裝工藝與取放工具相結(jié)合,則可以通過(guò)減少對(duì)齊時(shí)間來(lái)提高產(chǎn)量,因?yàn)榫?xì)對(duì)齊是由液滴完成的。而當(dāng)自組裝與芯片集體處理解決方案相結(jié)合時(shí),由于所有芯片同時(shí)粘合在一起,在整個(gè)工藝流程中都不再需要高精度放置,因此吞吐量會(huì)增加?!?/p>

工藝優(yōu)化也是提高工藝成熟度和滿足工業(yè)要求的重要組成部分?!皩⑽锢淼哪Я鸵坏嗡Y(jié)合起來(lái),竟然能帶來(lái)這樣奇跡的對(duì)齊和吞吐量性能,這無(wú)疑是大有希望的方法,”Bourjot說(shuō)。

該論文指出:“毛細(xì)力源于表面最小化原理,在液體的情況下通過(guò)表面張力施加。從宏觀的角度來(lái)看,液體傾向于使其液/氣界面最小化,以達(dá)到能量最小化的平衡狀態(tài)。這種機(jī)制使Die芯片在其鍵合位置上自對(duì)準(zhǔn)。選擇作為重新排列矢量的液體必須具有高表面張力,并且必須與直接鍵合兼容。大多數(shù)液體的表面張力在20到50mN/m之間,但水的表面張力為72.1mN/m,這使其成為使用親水鍵的自組裝工藝的絕佳候選者,其中水已經(jīng)是關(guān)鍵機(jī)制參數(shù)?!?/p>

“用于調(diào)節(jié)表面親水性的水分配技術(shù)和表面處理,對(duì)于自組裝工藝的正確進(jìn)行似乎至關(guān)重要,由此才能在自制的集體自組裝鍵合工作臺(tái)上實(shí)現(xiàn)出色的對(duì)準(zhǔn)性能。這樣產(chǎn)生的平均偏差低于150nm,3σ低于500nm。最后,這種自組裝工藝與各種芯片尺寸(8x8mm2、2.7×2.7mm2、1.3×11.8mm2和2.2×11.8mm2)可以兼容?!痹撜撐姆Q(chēng)。

相比之下,目前的采用取放工具的鍵合技術(shù),最先進(jìn)的對(duì)準(zhǔn)是1μm,最好的情況是700nm,而采用自對(duì)準(zhǔn)工藝則可以提供低于500nm,甚至小于200nm的鍵合對(duì)準(zhǔn)。

CEA-Leti還解釋了“自制集體自組裝鍵合工作臺(tái)”:“由于沒(méi)有用于自組裝方法的工業(yè)工具,因此研究團(tuán)隊(duì)制造了自己的實(shí)驗(yàn)工作臺(tái),以實(shí)現(xiàn)集體自組裝。盡管低再現(xiàn)性和手動(dòng)過(guò)程控制,自制工作臺(tái)仍然可以實(shí)現(xiàn)500nm及以下的對(duì)準(zhǔn),這非常有力地表明,如果采用專(zhuān)用于該工藝的工業(yè)工具將能提供更高的再現(xiàn)性、穩(wěn)健性和精度?!?/p>

該論文的結(jié)論強(qiáng)調(diào):盡管取得了以上突破,自組裝技術(shù)的許多方面仍然需要探索,只有當(dāng)工具供應(yīng)商開(kāi)發(fā)出適應(yīng)性工具來(lái)自動(dòng)化這一過(guò)程時(shí),才能實(shí)現(xiàn)巨大的改進(jìn)。

在這次合作過(guò)程中,CEA-Leti設(shè)計(jì)了工藝流程,并利用其在鍵合物理、工藝和工藝集成方面的專(zhuān)業(yè)知識(shí)進(jìn)行了晶圓加工和自組裝鍵合。CEA-Leti還進(jìn)行了表征,如納米形貌、掃描聲學(xué)顯微鏡和對(duì)齊。英特爾的工作包括提供規(guī)范、建模和預(yù)鍵合及正鍵合工藝集成專(zhuān)業(yè)知識(shí),以使自組裝工藝與代工廠兼容。

審核編輯 黃昊宇

聲明:本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 芯片
    +關(guān)注

    關(guān)注

    456

    文章

    50919

    瀏覽量

    424581
  • 晶圓
    +關(guān)注

    關(guān)注

    52

    文章

    4927

    瀏覽量

    128092
收藏 人收藏

    評(píng)論

    相關(guān)推薦

    邊緣芯片詳解

    。以下是對(duì)邊緣芯片的詳細(xì)解釋?zhuān)?1. 邊緣芯片的形成原因 制造過(guò)程中,光刻、沉積、刻蝕等工藝的作用通常會(huì)集中在
    的頭像 發(fā)表于 12-24 11:38 ?240次閱讀

    ADC芯片的采樣率為100MSPS,位寬16位,那么吞吐量是多少?

    例如ADC芯片的采樣率為100MSPS,位寬16位,那么吞吐量是多少? 用差分LVDS和FPGA相連,F(xiàn)PGA的時(shí)鐘速率多少能夠滿足要求/?
    發(fā)表于 12-18 08:49

    TMS320VC5510 HPI吞吐量和優(yōu)化

    電子發(fā)燒友網(wǎng)站提供《TMS320VC5510 HPI吞吐量和優(yōu)化.pdf》資料免費(fèi)下載
    發(fā)表于 10-16 09:35 ?0次下載
    TMS320VC5510 HPI<b class='flag-5'>吞吐量</b>和優(yōu)化

    TMS320C6474模塊吞吐量

    電子發(fā)燒友網(wǎng)站提供《TMS320C6474模塊吞吐量.pdf》資料免費(fèi)下載
    發(fā)表于 10-15 13:52 ?0次下載
    TMS320C6474模塊<b class='flag-5'>吞吐量</b>

    TMS320C6474通用總線架構(gòu)(CBA)吞吐量

    電子發(fā)燒友網(wǎng)站提供《TMS320C6474通用總線架構(gòu)(CBA)吞吐量.pdf》資料免費(fèi)下載
    發(fā)表于 10-15 10:29 ?0次下載
    TMS320C6474通用總線架構(gòu)(CBA)<b class='flag-5'>吞吐量</b>

    TMS320DM36x SoC架構(gòu)和吞吐量

    電子發(fā)燒友網(wǎng)站提供《TMS320DM36x SoC架構(gòu)和吞吐量.pdf》資料免費(fèi)下載
    發(fā)表于 10-14 10:51 ?0次下載
    TMS320DM36x SoC架構(gòu)和<b class='flag-5'>吞吐量</b>

    TMS320C6472/TMS320TCI6486的吞吐量應(yīng)用程序報(bào)告

    電子發(fā)燒友網(wǎng)站提供《TMS320C6472/TMS320TCI6486的吞吐量應(yīng)用程序報(bào)告.pdf》資料免費(fèi)下載
    發(fā)表于 10-14 09:27 ?0次下載
    TMS320C6472/TMS320TCI6486的<b class='flag-5'>吞吐量</b>應(yīng)用程序報(bào)告

    考拉悠然國(guó)內(nèi)首臺(tái)玻璃基Micro LED檢測(cè)設(shè)備正式完成出貨

    考拉悠然自主研發(fā)的國(guó)內(nèi)首臺(tái)玻璃基Micro LED檢測(cè)設(shè)備近日正式完成出貨。這標(biāo)志著考拉悠然已完成產(chǎn)品的技術(shù)研發(fā)并獲得客戶認(rèn)可,同時(shí)具備了Micro LED
    的頭像 發(fā)表于 08-10 11:18 ?546次閱讀

    精度光電傳感器在芯片定位及對(duì)準(zhǔn)檢測(cè)方面的應(yīng)用

    精度光電傳感器在芯片定位與對(duì)準(zhǔn)方面的應(yīng)用,光電傳感技術(shù)是微電子封裝和組裝過(guò)程中不可或缺的技術(shù)
    的頭像 發(fā)表于 07-31 14:50 ?625次閱讀

    求助,關(guān)于使用iperf測(cè)量mesh節(jié)點(diǎn)吞吐量問(wèn)題求解

    我把esp-mesh-lite的no-route例程和iperf例程合在一起,想測(cè)試兩個(gè)mesh節(jié)點(diǎn)間tcp通信的吞吐量,實(shí)際過(guò)程中一開(kāi)始流量正常,數(shù)秒后客戶端發(fā)數(shù)據(jù)這邊monitor卡死沒(méi)有任何
    發(fā)表于 07-23 06:59

    用Iperf例程測(cè)試ESP32-C6的TCP通信,吞吐量很低的原因?

    為什么我用官網(wǎng)的Iperf例程測(cè)試ESP32-C6的TCP通信,吞吐量才0.33Mbps
    發(fā)表于 06-06 07:47

    芯碁微裝推出WA 8對(duì)準(zhǔn)機(jī)與WB 8鍵合機(jī)助力半導(dǎo)體加工

    近日,芯碁微裝又推出WA 8對(duì)準(zhǔn)機(jī)與WB 8鍵合機(jī),此兩款設(shè)備均為半導(dǎo)體加工過(guò)程中的關(guān)鍵設(shè)備。
    的頭像 發(fā)表于 03-21 13:58 ?992次閱讀

    如何提高CYBT-243053-02吞吐量?

    你好我們一直在使用“EZ-Serial Firmware: v1.4.13.13 Sep 22 2023 10:24:41”測(cè)試“CYBT-243053-02”,我們得到的吞吐量比 PUART
    發(fā)表于 02-27 06:56

    鍵合及后續(xù)工藝流程

    芯片堆疊封裝存在著4項(xiàng)挑戰(zhàn),分別為級(jí)對(duì)準(zhǔn)精度、鍵合完整性、減薄與均勻性控制以及層內(nèi)(層間
    發(fā)表于 02-21 13:58 ?5722次閱讀
    <b class='flag-5'>晶</b><b class='flag-5'>圓</b>鍵合及后續(xù)工藝流程

    芯片制造全流程:從加工封裝測(cè)試的深度解析

    傳統(tǒng)封裝需要將每個(gè)芯片都從中切割出來(lái)并放入模具中。級(jí)封裝 (WLP) 則是先進(jìn)封裝技術(shù)
    發(fā)表于 01-12 09:29 ?3427次閱讀
    <b class='flag-5'>芯片</b>制造全流程:從<b class='flag-5'>晶</b><b class='flag-5'>圓</b>加工<b class='flag-5'>到</b>封裝測(cè)試的深度解析