0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

物理氣相沉積及濺射工藝(PVD and Sputtering)

Semi Connect ? 來源:Semi Connect ? 作者:Semi Connect ? 2022-11-03 15:32 ? 次閱讀

4077f8ac-5b49-11ed-a3b6-dac502259ad0.png

物理氣相沉積(Physical Vapor Deposition, PVD)工藝是指采用物理方法,如真空蒸發(fā)、濺射 (Sputtering)鍍膜、離子體鍍膜和分子束外延等,在圓片表面形成薄膜。在超大規(guī)模集成電路產(chǎn)業(yè)中,使用最廣泛的 PVD 技術(shù)是濺射鍍膜,主要應(yīng)用于集成電路的電極和金屬互連。濺射鍍膜是在高度真空條件下,稀有氣體(如氬氣 Ar)在外加電場作用下電離成離子(如 Ar),并在高電壓環(huán)境下轟擊材料靶源,撞擊出靶材的原子或分子,經(jīng)過無碰撞飛行過程抵達(dá)圓片表面形成薄膜。氬氣(Ar)的化學(xué)性質(zhì)穩(wěn)定,其離子不會(huì)與靶材和薄膜產(chǎn)生化學(xué)反應(yīng)。隨著集成電路芯片進(jìn)入0. 13um 銅互連時(shí)代,銅的阻擋材料層采用了氮化鈦(TiN)或氮化鉭(TaN)薄膜,產(chǎn)業(yè)技術(shù)的需求推動(dòng)了對化學(xué)反應(yīng)濺射技術(shù)的研發(fā),即在濺射腔里,除了氬氣,還有反應(yīng)氣體N2,這樣從靶材Ti 或 Ta 轟擊出來的Ti 或Ta 與氮?dú)夥磻?yīng),生成所需的 TiN 或TaN 薄。

40ac7fbe-5b49-11ed-a3b6-dac502259ad0.png

常用的濺射方式有 3種,即直流濺射、射頻濺射和磁控濺射。由于集成電路的集成度不斷提高,多層金屬布線的層數(shù)越來越多,PVD工藝的應(yīng)用也更為廣泛。PVD 材料包括 AI-Si、AI-Cu、 Al-Si-Cu、Ti、Ta、Co、TiN、TaN、Ni、WSi2等。 PVD和濺射工藝通常是在一個(gè)高度密閉的反應(yīng)腔室里完成的,其真空度達(dá)到 1X10(-7)~9×10(-9)Torr ,可保證反應(yīng)過程中氣體的純度;同時(shí),還需要外接一個(gè)高電壓,使稀有氣體離子化以產(chǎn)生足夠高的電壓表擊靼材。評價(jià)物理氣相沉積和濺射工藝的主要參數(shù)有塵埃數(shù)量,以及形成薄膜的電阻值、均勻性、反射率、厚度和應(yīng)力等。

審核編輯 :李倩

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報(bào)投訴
  • 射頻
    +關(guān)注

    關(guān)注

    104

    文章

    5585

    瀏覽量

    167754
  • PVD
    PVD
    +關(guān)注

    關(guān)注

    4

    文章

    49

    瀏覽量

    16981

原文標(biāo)題:物理氣相沉積及濺射工藝(PVD and Sputtering)

文章出處:【微信號:Semi Connect,微信公眾號:Semi Connect】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏

    評論

    相關(guān)推薦

    半導(dǎo)體晶圓制造工藝流程

    ,它通常采用的方法是化學(xué)氣沉積(CVD)或物理氣沉積PVD)。該過程的目的是在單晶硅上制造
    的頭像 發(fā)表于 12-24 14:30 ?305次閱讀
    半導(dǎo)體晶圓制造<b class='flag-5'>工藝</b>流程

    【「大話芯片制造」閱讀體驗(yàn)】+芯片制造過程工藝面面觀

    數(shù)據(jù)有了更深的印象。 然后介紹了薄膜形成方法 熱氧化 化學(xué)氣沉積 物理氣沉積 電鍍 并且都有示意圖介紹,很形象
    發(fā)表于 12-16 23:35

    選擇性沉積技術(shù)介紹

    選擇性沉積技術(shù)可以分為按需沉積與按需材料工藝兩種形式。 隨著芯片制造技術(shù)的不斷進(jìn)步,制造更小、更快且能效更高的芯片具很大的挑戰(zhàn),尤其是全環(huán)繞柵極(Gate-All-Around, GAA)晶體管和更
    的頭像 發(fā)表于 12-07 09:45 ?252次閱讀
    選擇性<b class='flag-5'>沉積</b>技術(shù)介紹

    Bumping工藝升級,PVD濺射技術(shù)成關(guān)鍵推手

    在半導(dǎo)體封裝的bumping工藝中,PVD(Physical Vapor Deposition,物理氣沉積
    的頭像 發(fā)表于 11-14 11:32 ?582次閱讀
    Bumping<b class='flag-5'>工藝</b>升級,<b class='flag-5'>PVD</b><b class='flag-5'>濺射</b>技術(shù)成關(guān)鍵推手

    磁控濺射鍍膜工藝參數(shù)對薄膜有什么影響

    ? ? ? 本文介紹了磁控濺射鍍膜工藝參數(shù)對薄膜的影響。 磁控濺射鍍膜工藝參數(shù)對薄膜的性能有著決定性的影響。這些參數(shù)包括濺射氣壓、
    的頭像 發(fā)表于 11-08 11:28 ?416次閱讀

    淺談薄膜沉積

    集成電路的發(fā)展,晶圓制造工藝不斷精細(xì)化,芯片結(jié)構(gòu)的復(fù)雜度也在不斷提高,需要在更微小的線寬上制造。制造商要求制備的薄膜品種也隨之增加,對薄膜性能的要求也在日益提高。 薄膜制備工藝按照其成膜方法可分為兩大類: 物理氣
    的頭像 發(fā)表于 11-01 11:08 ?1889次閱讀

    SOLMATES:準(zhǔn)分子激光器推進(jìn)脈沖激光沉積

    改進(jìn),以支持更多種類的薄膜工藝,同時(shí)還可以實(shí)現(xiàn)靈活的工藝優(yōu)化。 Solmates 位于荷蘭恩斯赫德,該公司專業(yè)研發(fā)脈沖激光沉積 (PLD) 技術(shù),已著手為不斷發(fā)展的薄膜行業(yè)開發(fā)功能強(qiáng)大且使用方便的
    的頭像 發(fā)表于 09-19 06:22 ?249次閱讀
    SOLMATES:準(zhǔn)分子激光器推進(jìn)脈沖激光<b class='flag-5'>沉積</b>

    半導(dǎo)體靶材:推動(dòng)半導(dǎo)體技術(shù)飛躍的核心力量

    半導(dǎo)體靶材是半導(dǎo)體材料制備過程中的重要原料,它們在薄膜沉積、物理氣沉積PVD)、化學(xué)氣
    的頭像 發(fā)表于 09-02 11:43 ?623次閱讀
    半導(dǎo)體靶材:推動(dòng)半導(dǎo)體技術(shù)飛躍的核心力量

    詳解不同晶圓級封裝的工藝流程

    (Fan-Out WLCSP)、重新分配層(RDL)封裝、倒片(Flip Chip)封裝、及硅通孔(TSV)封裝。此外,本文還將介紹應(yīng)用于這些晶圓級封裝的各項(xiàng)工藝,包括光刻(Photolithography)工藝、濺射(
    的頭像 發(fā)表于 08-21 15:10 ?1579次閱讀
    詳解不同晶圓級封裝的<b class='flag-5'>工藝</b>流程

    流量控制器在半導(dǎo)體加工工藝化學(xué)氣沉積(CVD)的應(yīng)用

    物理氣沉積(PVD)和化學(xué)氣沉積(CVD),其中CVD
    的頭像 發(fā)表于 03-28 14:22 ?903次閱讀
    流量控制器在半導(dǎo)體加工<b class='flag-5'>工藝</b>化學(xué)氣<b class='flag-5'>相</b><b class='flag-5'>沉積</b>(CVD)的應(yīng)用

    沉積溫度和濺射功率對ITO薄膜性能的影響研究

    ITO薄膜在提高異質(zhì)結(jié)太陽能電池效率方面發(fā)揮著至關(guān)重要的作用,同時(shí)優(yōu)化ITO薄膜的電學(xué)性能和光學(xué)性能使太陽能電池的效率達(dá)到最大。沉積溫度和濺射功率也是ITO薄膜制備過程中的重要參數(shù),兩者對ITO薄膜
    的頭像 發(fā)表于 03-05 08:33 ?991次閱讀
    <b class='flag-5'>沉積</b>溫度和<b class='flag-5'>濺射</b>功率對ITO薄膜性能的影響研究

    晶圓級封裝的五項(xiàng)基本工藝

    在本文中,我們將重點(diǎn)介紹半導(dǎo)體封裝的另一種主要方法——晶圓級封裝(WLP)。本文將探討晶圓級封裝的五項(xiàng)基本工藝,包括:光刻(Photolithography)工藝濺射Sputtering
    發(fā)表于 01-24 09:39 ?1917次閱讀
    晶圓級封裝的五項(xiàng)基本<b class='flag-5'>工藝</b>

    硅的形態(tài)與沉積方式

    優(yōu)化硅的形態(tài)與沉積方式是半導(dǎo)體和MEMS工藝的關(guān)鍵,LPCVD和APCVD為常見的硅沉積技術(shù)。
    的頭像 發(fā)表于 01-22 09:32 ?3054次閱讀
    硅的形態(tài)與<b class='flag-5'>沉積</b>方式

    半導(dǎo)體資料丨濺射外延、Micro-LED集成技術(shù)、化學(xué)蝕刻法制備MSHPS

    Si上 AIN 和 GaN 的濺射外延(111) 濺射外延是一種低成本工藝,適用于沉積III族氮化物半導(dǎo)體,并允許在比金屬-有機(jī)氣外延(M
    的頭像 發(fā)表于 01-12 17:27 ?508次閱讀
    半導(dǎo)體資料丨<b class='flag-5'>濺射</b>外延、Micro-LED集成技術(shù)、化學(xué)蝕刻法制備MSHPS

    薄膜電容的工藝與結(jié)構(gòu)介紹

    。 一、薄膜電容的工藝 薄膜電容的制造工藝主要包括金屬薄膜沉積、光刻、腐蝕等步驟。 金屬薄膜沉積:金屬薄膜沉積是薄膜電容制備過程中的關(guān)鍵步驟
    的頭像 發(fā)表于 01-10 15:41 ?3141次閱讀
    薄膜電容的<b class='flag-5'>工藝</b>與結(jié)構(gòu)介紹