0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

高速電路中串擾引發(fā)的損耗問題

信號完整性 ? 來源:信號完整性 ? 作者: 蔣修國 ? 2022-10-25 09:15 ? 次閱讀

編者注:本文內(nèi)容看似簡單,但是簡單結(jié)果的背后卻隱藏著很多深層次的問題,歡迎大家給出你們的答案。此類問題在多個行業(yè)產(chǎn)品當中常常會出現(xiàn)。

隨著信號速率的提升,以及小型化產(chǎn)品的發(fā)展趨勢,如何減小串擾變得越來越棘手。眾所周知,串擾與很多因素有關(guān)系,比如傳輸線之間的間距,傳輸線耦合的長度,攻擊信號的上升時間,阻抗不連續(xù)等等。因為串擾問題比較復雜,要是解決不好,還有可能會影響到其它信號完整性的問題。

今天給大家分享一個串擾引發(fā)損耗變大的問題。這類問題經(jīng)常出現(xiàn)在小型化的產(chǎn)品、連接器、線纜等產(chǎn)品中。

首先在ADS原理圖中搭建一個仿真電路,掃描仿真間距為11mil和60mil兩種情況。

adb04efc-53af-11ed-a3b6-dac502259ad0.jpg

運行仿真之后查看插入損耗的結(jié)果:

ade9789e-53af-11ed-a3b6-dac502259ad0.jpg

Disable電路圖上的R1和R2:

ae0ffc8a-53af-11ed-a3b6-dac502259ad0.jpg

仿真如下圖所示:

ae2ffd6e-53af-11ed-a3b6-dac502259ad0.jpg

從結(jié)果上分析來看,去掉電阻后,距離為60mil時,結(jié)果幾乎沒有變化,但是間距為11mil時,結(jié)果卻完全不一致,產(chǎn)生了三個非常大的諧振點。這就足以導致產(chǎn)品不滿足設(shè)計的要求。

從上面仿真結(jié)果中,我們可以看到解決這個問題有兩個非常便捷常用的方式,要么拉大距離、要么做好端接。大家可以相互討論下有沒有其它的解決方案呢?答案肯定是有的,大家可以多多討論下。

審核編輯:湯梓紅

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 高速電路
    +關(guān)注

    關(guān)注

    8

    文章

    158

    瀏覽量

    24245
  • 串擾
    +關(guān)注

    關(guān)注

    4

    文章

    189

    瀏覽量

    26949
  • 仿真電路
    +關(guān)注

    關(guān)注

    5

    文章

    82

    瀏覽量

    33300

原文標題:【干貨】高速電路中串擾引發(fā)的損耗問題

文章出處:【微信號:SI_PI_EMC,微信公眾號:信號完整性】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏

    評論

    相關(guān)推薦

    關(guān)于高速PCB設(shè)計的知識

    高速PCB設(shè)計的學習過程,是一個需要大家掌握的重要概念。它是電磁干擾傳播的主要途徑,異步信號線,控制線,和I/O口走線上,
    的頭像 發(fā)表于 08-22 10:45 ?2790次閱讀
    關(guān)于<b class='flag-5'>高速</b>PCB設(shè)計的<b class='flag-5'>串</b><b class='flag-5'>擾</b>知識

    高速互連信號的分析及優(yōu)化

    高速數(shù)字設(shè)計領(lǐng)域里,信號完整性已經(jīng)成了一個關(guān)鍵的問題,給設(shè)計工程師帶來越來越嚴峻的考驗。信號完整性問題主要為反射、、延遲、振鈴和同步開關(guān)噪聲等。本文基于高速
    發(fā)表于 05-13 09:10

    什么是

    繼上一篇“差模(常模)噪聲與共模噪聲”之后,本文將對“”進行介紹。是由于線路之間的耦
    發(fā)表于 03-21 06:20

    高速電路設(shè)計反射和的形成原因是什么

    高速PCB設(shè)計的信號完整性概念以及破壞信號完整性的原因高速電路設(shè)計反射和
    發(fā)表于 04-27 06:57

    請問一下怎么解決高速高密度電路設(shè)計問題?

    高頻數(shù)字信號的產(chǎn)生及變化趨勢導致的影響是什么怎么解決高速高密度電路設(shè)計
    發(fā)表于 04-27 06:13

    高速PCB設(shè)計分析與控制

    高速PCB設(shè)計分析與控制:物理分析與驗證對于確保復雜、高速PCB板級和系統(tǒng)級設(shè)計的成功起到越來越關(guān)鍵的作用。本文將介紹在信號完整性分
    發(fā)表于 06-14 10:02 ?0次下載

    高速電路信號完整性分析與設(shè)計—

    高速電路信號完整性分析與設(shè)計—是由電磁耦合引起的,布線距離過近,導致彼此的電磁場相互影響
    發(fā)表于 10-06 11:10 ?0次下載

    高速PCB微帶線的分析

    高速PCB的微帶線在多種不同情況下進行了有損傳輸?shù)?b class='flag-5'>串仿真和分析, 通過有、無端接時改變線間距、線長和線寬等參數(shù)的仿真波形近端
    發(fā)表于 11-21 16:53 ?0次下載
    <b class='flag-5'>高速</b>PCB<b class='flag-5'>中</b>微帶線的<b class='flag-5'>串</b><b class='flag-5'>擾</b>分析

    高速PCB設(shè)計的影響分析

    信號頻率變高,邊沿變陡,印刷電路板的尺寸變小,布線密度加大等都使得高速PCB設(shè)計的影響顯著增加。
    發(fā)表于 05-29 14:09 ?919次閱讀
    <b class='flag-5'>串</b><b class='flag-5'>擾</b>在<b class='flag-5'>高速</b>PCB設(shè)計<b class='flag-5'>中</b>的影響分析

    高速PCB設(shè)計如何消除?

    PCB布局上的可能是災難性的。如果不糾正,可能會導致您的成品板完全無法工作,或者可能會受到間歇性問題的困擾。讓我們來看看
    的頭像 發(fā)表于 07-25 11:23 ?3176次閱讀

    如何減少電路板設(shè)計

    電路板設(shè)計無可避免,如何減少就變得尤其重要。在前面的一些文章
    發(fā)表于 03-07 13:30 ?3929次閱讀

    如何解決PCB問題

    高速PCB設(shè)計,信號之間由于電磁場的相互耦合而產(chǎn)生的不期望的噪聲電壓信號稱為信號超出
    發(fā)表于 07-19 09:52 ?2383次閱讀

    高速電路信號完整性分析與設(shè)計—

    高速電路信號完整性分析與設(shè)計—
    發(fā)表于 02-10 17:23 ?0次下載

    pcb上的高速信號需要仿真

    pcb上的高速信號需要仿真嗎? 在數(shù)字電子產(chǎn)品,高速信號被廣泛應用于芯片內(nèi)部和芯片間的數(shù)據(jù)傳輸。這些信號通常具有高帶寬,并且需要在特定
    的頭像 發(fā)表于 09-05 15:42 ?868次閱讀

    高頻電路設(shè)計問題

    在高頻電路的精密布局,信號線的近距離平行布線往往成為引發(fā)”現(xiàn)象的潛在因素。
    的頭像 發(fā)表于 09-25 16:04 ?264次閱讀