0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

使用VCS仿真Vivado IP核時(shí)遇到的問題及解決方案

FPGA之家 ? 來源:FPGA之家 ? 作者:FPGA之家 ? 2022-08-29 14:41 ? 次閱讀

前年,發(fā)表了一篇文章《VCS獨(dú)立仿真Vivado IP核的一些方法總結(jié)》(鏈接在參考資料1),里面簡單講述了使用VCS仿真Vivado IP核時(shí)遇到的一些問題及解決方案,發(fā)表之后經(jīng)過一年多操作上也有些許改進(jìn),所以寫這篇文章補(bǔ)充下。

在仿真Vivado IP核時(shí)分兩種情況,分為未使用SECURE IP核和使用了SECURE IP核。

對(duì)于沒有使用SECURE IP核的IP核仿真,只需要在VCS的命令行加上‘-y’選項(xiàng),并給出庫文件路徑。這些庫文件在$VIVADO_INSTALLER_PATHdataverilogsrc,其中$VIVADO_INSTALLER_PATH是VIVADO的安裝路徑,進(jìn)入對(duì)應(yīng)的版本號(hào),比如2019.2,進(jìn)入后找到data文件夾依次往下尋找。找到后可以把這些庫文件復(fù)制到虛擬機(jī),每個(gè)文件夾的庫文件包含的內(nèi)容不同,然后如下圖:

45191cfe-25a9-11ed-ba43-dac502259ad0.png

即可加入對(duì)應(yīng)的庫文件夾。IP核仿真結(jié)束。

對(duì)于使用了SECURE IP核仿真的情況,除了要包含上面的這些庫文件外,還要把SECURE IP加入到VCS;

首先,找到SECURE IP文件夾,在$VIVADO_INSTALLER_PATHdatasecureip,將里面的文件復(fù)制到虛擬機(jī)。每個(gè)文件夾包含的功能不同。

之前的文章講接下來的操作如下:

45307f48-25a9-11ed-ba43-dac502259ad0.png

操作上還是太復(fù)雜,這里簡化操作如下。首先,VCS在仿真SECURE IP里面的VP文件時(shí),需要加上一句“+verilog2001ext+.vp”,這句話的意思是將VP文件以verilog2001標(biāo)準(zhǔn)執(zhí)行。出處在:

454b2ac8-25a9-11ed-ba43-dac502259ad0.png

這是一份日語版本的UG900(參考資料2),但是在最新的UG900 英文版里(參考資料3),并沒有這相關(guān)的內(nèi)容;我的猜測是Xilinx不推薦獨(dú)立仿真的方式,更加主推Vivado和VCS聯(lián)合仿真,或者使用“export_simulation”等TCL語句將仿真庫編譯好直接使用的方式。

此外,也不需要我們修改SECURE IP文件夾的vcs_secureip_cell.list.f里面的路徑,在makefile文件里使用如下方法:

458008a6-25a9-11ed-ba43-dac502259ad0.png

使用export命令定義XILINX_VIVADO的路徑,這樣vcs_secureip_cell.list.f會(huì)根據(jù)這個(gè)路徑去查找對(duì)應(yīng)的文件。

注意,SECURE IP是加密之后的IP,而VIVADO在2016版本后更換了加密密鑰,所以VCS2017之前的版本只能使用VIVADO2017之前的SECURE IP。

此外,還有網(wǎng)友提出問題,VIVADO項(xiàng)目(source)IP核文件夾里,哪些東西是對(duì)仿真有用的?

首先,IP核文件夾里的$IP_NAME_stub.v,$IP_NAME是生成IP的名字,這個(gè)文件是沒有用的,它只有對(duì)IP的端口定義;其次,進(jìn)行功能仿真時(shí),可以選擇$IP_NAME_sim_netlist.v,這個(gè)文件注釋專門寫著是為功能仿真準(zhǔn)備的,推薦使用這類文件;最后,也可以使用$IP_NAME.v,這個(gè)文件大多數(shù)情況也可以用來仿真。

注意,如果存在$IP_NAME_sim_netlist.v和$IP_NAME.v時(shí),只能選擇一個(gè)文件加入仿真,否則會(huì)出現(xiàn)redefine的報(bào)錯(cuò)。因?yàn)镮P核文件夾里面可能存在多個(gè)verilog文件,推薦刪去$IP_NAME_stub.v,保留$IP_NAME_sim_netlist.v和$IP_NAME.v中的一個(gè),然后在VCS命令里將文件夾的verilog都包含進(jìn)來。

可能有人就會(huì)問,既然項(xiàng)目里的IP文件夾包含了verilog文件,為什么還要加入那些庫;這些庫大部分是作為基礎(chǔ)庫存在,供各類IP核調(diào)用,是它們的相同部分,而項(xiàng)目里的IP文件夾是它們之間不同的部分。

審核編輯:彭靜

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • VCS
    VCS
    +關(guān)注

    關(guān)注

    0

    文章

    79

    瀏覽量

    9611
  • 虛擬機(jī)
    +關(guān)注

    關(guān)注

    1

    文章

    917

    瀏覽量

    28202
  • Vivado
    +關(guān)注

    關(guān)注

    19

    文章

    812

    瀏覽量

    66539

原文標(biāo)題:VCS獨(dú)立仿真Vivado IP核的問題補(bǔ)充

文章出處:【微信號(hào):zhuyandz,微信公眾號(hào):FPGA之家】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏

    評(píng)論

    相關(guān)推薦

    Vivado生成IP

    vivado生成ip后缺少一大片文件,之前是可以用的,中途卸載過Modelsim,用vivado打開過ISE工程,因?yàn)楣こ讨泻芏?b class='flag-5'>IP
    發(fā)表于 04-24 23:42

    基于linux系統(tǒng)實(shí)現(xiàn)的vivado調(diào)用VCS仿真教程

    在linux系統(tǒng)上實(shí)現(xiàn)vivado調(diào)用VCS仿真教程 作用:vivado調(diào)用VCS仿真可以加快工
    的頭像 發(fā)表于 07-05 03:30 ?1.1w次閱讀
    基于linux系統(tǒng)實(shí)現(xiàn)的<b class='flag-5'>vivado</b>調(diào)用<b class='flag-5'>VCS</b><b class='flag-5'>仿真</b>教程

    了解VivadoIP的原理與應(yīng)用

    IPIP Core) Vivado中有很多IP核可以直接使用,例如數(shù)學(xué)運(yùn)算(乘法器、除法器、浮點(diǎn)運(yùn)算器等)、信號(hào)處理(FFT、DFT、D
    發(fā)表于 11-15 11:19 ?9147次閱讀

    vivado調(diào)用IP詳細(xì)介紹

    大家好,又到了每日學(xué)習(xí)的時(shí)間了,今天咱們來聊一聊vivado 調(diào)用IP。 首先咱們來了解一下vivadoIP
    的頭像 發(fā)表于 05-28 11:42 ?3.7w次閱讀

    如何使用Synopsys VCS仿真器進(jìn)行ZYNQ BFM IPI設(shè)計(jì)仿真

    了解如何使用Vivado中的Synopsys VCS仿真器使用ZYNQ BFM IPI設(shè)計(jì)運(yùn)行仿真。 我們將演示如何編譯仿真庫,為
    的頭像 發(fā)表于 11-29 06:59 ?4947次閱讀

    如何使用Vivado中的Synopsys VCS仿真器進(jìn)行仿真

    了解如何使用Vivado中的Synopsys VCS仿真器使用MicrBlaze IPI設(shè)計(jì)運(yùn)行仿真。 我們將演示如何編譯仿真庫,為
    的頭像 發(fā)表于 11-29 06:57 ?7431次閱讀

    FPGA實(shí)現(xiàn)基于Vivado的BRAM IP的使用

    ? Xilinx公司的FPGA中有著很多的有用且對(duì)整個(gè)工程很有益處的IP,比如數(shù)學(xué)類的IP,數(shù)字信號(hào)處理使用的IP
    的頭像 發(fā)表于 12-29 15:59 ?1.2w次閱讀

    VCS獨(dú)立仿真Vivado IP的一些方法總結(jié)

    前年,發(fā)表了一篇文章《VCS獨(dú)立仿真Vivado IP的一些方法總結(jié)》(鏈接在參考資料1),里面簡單講述了使用
    的頭像 發(fā)表于 03-22 10:31 ?4248次閱讀

    SpinalHDL運(yùn)行VCS+Vivado相關(guān)仿真

    本篇文章來源于微信群中的網(wǎng)友,分享下在SpinalHDL里如何絲滑的運(yùn)行VCSVivado相關(guān)仿真。自此仿真設(shè)計(jì)一體化不是問題。
    的頭像 發(fā)表于 08-10 09:15 ?2498次閱讀

    FPGA應(yīng)用之vivado三種常用IP的調(diào)用

    今天介紹的是vivado的三種常用IP:時(shí)鐘倍頻(Clocking Wizard),實(shí)時(shí)仿真(ILA),ROM調(diào)用(Block Memory)。
    發(fā)表于 02-02 10:14 ?3546次閱讀

    VCS獨(dú)立仿真Vivado IP的一些方法總結(jié)

    最近,需要使用VCS仿真一個(gè)高速并串轉(zhuǎn)換的Demo,其中需要用到Vivado的SelectIO IP以及IDELAYCTRL,IDELAY
    的頭像 發(fā)表于 06-06 11:09 ?2752次閱讀
    <b class='flag-5'>VCS</b>獨(dú)立<b class='flag-5'>仿真</b><b class='flag-5'>Vivado</b> <b class='flag-5'>IP</b><b class='flag-5'>核</b>的一些方法總結(jié)

    記錄VCS仿真IP只有VHDL文件的解決方法

    使用VCS仿真Vivado里面的IP時(shí),如果Vivado
    的頭像 發(fā)表于 06-06 11:15 ?2240次閱讀
    記錄<b class='flag-5'>VCS</b><b class='flag-5'>仿真</b>的<b class='flag-5'>IP</b><b class='flag-5'>核</b>只有VHDL文件的解決方法

    VCS獨(dú)立仿真Vivado IP的問題補(bǔ)充

    仿真Vivado IP時(shí)分兩種情況,分為未使用SECURE IP和使用了SECURE
    的頭像 發(fā)表于 06-06 14:45 ?1747次閱讀
    <b class='flag-5'>VCS</b>獨(dú)立<b class='flag-5'>仿真</b><b class='flag-5'>Vivado</b> <b class='flag-5'>IP</b><b class='flag-5'>核</b>的問題補(bǔ)充

    如何在Vivado中配置FIFO IP

    Vivado IP提供了強(qiáng)大的FIFO生成器,可以通過圖形化配置快速生成FIFO IP
    的頭像 發(fā)表于 08-07 15:36 ?4348次閱讀
    如何在<b class='flag-5'>Vivado</b>中配置FIFO <b class='flag-5'>IP</b><b class='flag-5'>核</b>

    FPGA實(shí)現(xiàn)基于Vivado的BRAM IP的使用

    Xilinx公司的FPGA中有著很多的有用且對(duì)整個(gè)工程很有益處的IP,比如數(shù)學(xué)類的IP,數(shù)字信號(hào)處理使用的IP
    的頭像 發(fā)表于 12-05 15:05 ?1729次閱讀