0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

VCS獨立仿真Vivado IP核的一些方法總結(jié)

FPGA之家 ? 來源:Bug記錄 ? 作者:Bug記錄 ? 2021-03-22 10:31 ? 次閱讀

前年,發(fā)表了一篇文章《VCS獨立仿真Vivado IP核的一些方法總結(jié)》(鏈接在參考資料1),里面簡單講述了使用VCS仿真Vivado IP核時遇到的一些問題及解決方案,發(fā)表之后經(jīng)過一年多操作上也有些許改進,所以寫這篇文章補充下。

在仿真Vivado IP核時分兩種情況,分為未使用SECURE IP核和使用了SECURE IP核。

對于沒有使用SECURE IP核的IP核仿真,只需要在VCS的命令行加上‘-y’選項,并給出庫文件路徑。這些庫文件在$VIVADO_INSTALLER_PATHdataverilogsrc,其中$VIVADO_INSTALLER_PATH是VIVADO的安裝路徑,進入對應(yīng)的版本號,比如2019.2,進入后找到data文件夾依次往下尋找。找到后可以把這些庫文件復(fù)制到虛擬機,每個文件夾的庫文件包含的內(nèi)容不同,然后如下圖:

即可加入對應(yīng)的庫文件夾。IP核仿真結(jié)束。

對于使用了SECURE IP核仿真的情況,除了要包含上面的這些庫文件外,還要把SECURE IP加入到VCS;

首先,找到SECURE IP文件夾,在$VIVADO_INSTALLER_PATHdatasecureip,將里面的文件復(fù)制到虛擬機。每個文件夾包含的功能不同。

之前的文章講接下來的操作如下:

操作上還是太復(fù)雜,這里簡化操作如下。首先,VCS在仿真SECURE IP里面的VP文件時,需要加上一句“+verilog2001ext+.vp”,這句話的意思是將VP文件以verilog2001標(biāo)準(zhǔn)執(zhí)行。出處在:

這是一份日語版本的UG900(參考資料2),但是在最新的UG900 英文版里(參考資料3),并沒有這相關(guān)的內(nèi)容;我的猜測是Xilinx不推薦獨立仿真的方式,更加主推Vivado和VCS聯(lián)合仿真,或者使用“export_simulation”等TCL語句將仿真庫編譯好直接使用的方式。

此外,也不需要我們修改SECURE IP文件夾的vcs_secureip_cell.list.f里面的路徑,在makefile文件里使用如下方法:

使用export命令定義XILINX_VIVADO的路徑,這樣vcs_secureip_cell.list.f會根據(jù)這個路徑去查找對應(yīng)的文件。

注意,SECURE IP是加密之后的IP,而VIVADO在2016版本后更換了加密密鑰,所以VCS2017之前的版本只能使用VIVADO2017之前的SECURE IP。

此外,還有網(wǎng)友提出問題,VIVADO項目(source)IP核文件夾里,哪些東西是對仿真有用的?

首先,IP核文件夾里的$IP_NAME_stub.v,$IP_NAME是生成IP的名字,這個文件是沒有用的,它只有對IP的端口定義;其次,進行功能仿真時,可以選擇$IP_NAME_sim_netlist.v,這個文件注釋專門寫著是為功能仿真準(zhǔn)備的,推薦使用這類文件;最后,也可以使用$IP_NAME.v,這個文件大多數(shù)情況也可以用來仿真。

注意,如果存在$IP_NAME_sim_netlist.v和$IP_NAME.v時,只能選擇一個文件加入仿真,否則會出現(xiàn)redefine的報錯。因為IP核文件夾里面可能存在多個verilog文件,推薦刪去$IP_NAME_stub.v,保留$IP_NAME_sim_netlist.v和$IP_NAME.v中的一個,然后在VCS命令里將文件夾的verilog都包含進來。

可能有人就會問,既然項目里的IP文件夾包含了verilog文件,為什么還要加入那些庫;這些庫大部分是作為基礎(chǔ)庫存在,供各類IP核調(diào)用,是它們的相同部分,而項目里的IP文件夾是它們之間不同的部分。

對于IP核文件只有VHDL的情況請看參考資料4。

原文標(biāo)題:VCS獨立仿真Vivado IP核的問題補充

文章出處:【微信公眾號:FPGA之家】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

責(zé)任編輯:haq

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • IP
    IP
    +關(guān)注

    關(guān)注

    5

    文章

    1708

    瀏覽量

    149554
  • VCS
    VCS
    +關(guān)注

    關(guān)注

    0

    文章

    79

    瀏覽量

    9611

原文標(biāo)題:VCS獨立仿真Vivado IP核的問題補充

文章出處:【微信號:zhuyandz,微信公眾號:FPGA之家】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏

    評論

    相關(guān)推薦

    分享一些常見的電路

    理解模電和數(shù)電的電路原理對于初學(xué)者來說可能比較困難,但通過一些生動的教學(xué)方法和資源,可以有效地提高學(xué)習(xí)興趣和理解能力。 下面整理了一些常見的電路,以動態(tài)圖形的方式展示。 整流電路 單相橋式整流
    的頭像 發(fā)表于 11-13 09:28 ?308次閱讀
    分享<b class='flag-5'>一些</b>常見的電路

    vivado導(dǎo)入舊版本的項目,IP核心被鎖。

    vivado導(dǎo)入其他版本的項目的時候,IP被鎖,無法解開,請問該如何解決。 使用軟件:vivado 2019.2 導(dǎo)入項目使用版本:vivado
    發(fā)表于 11-08 21:29

    Vivado中FFT IP的使用教程

    本文介紹了Vidado中FFT IP的使用,具體內(nèi)容為:調(diào)用IP>>配置界面介紹>>IP
    的頭像 發(fā)表于 11-06 09:51 ?861次閱讀
    <b class='flag-5'>Vivado</b>中FFT <b class='flag-5'>IP</b><b class='flag-5'>核</b>的使用教程

    芯驛電子 ALINX 推出全新 IP 產(chǎn)品線,覆蓋 TCP/UDP/NVMe AXI IP

    在創(chuàng)新加速的浪潮中,為更好地響應(yīng)客戶群需求, 芯驛電子 ALINX 推出全新 IP 產(chǎn)品線 ,致力于為高性能數(shù)據(jù)傳輸和復(fù)雜計算需求提供 高帶寬、低延遲 的解決方案。發(fā)布的第IP
    的頭像 發(fā)表于 10-30 17:39 ?304次閱讀
     芯驛電子 ALINX 推出全新 <b class='flag-5'>IP</b> <b class='flag-5'>核</b>產(chǎn)品線,覆蓋 TCP/UDP/NVMe AXI <b class='flag-5'>IP</b> <b class='flag-5'>核</b>

    如何申請xilinx IP的license

    在使用FPGA的時候,有些IP是需要申請后才能使用的,本文介紹如何申請xilinx IP的license。
    的頭像 發(fā)表于 10-25 16:48 ?345次閱讀
    如何申請xilinx <b class='flag-5'>IP</b><b class='flag-5'>核</b>的license

    Vivado 2024.1版本的新特性(2)

    從綜合角度看,Vivado 2024.1對SystemVerilog和VHDL-2019的一些特性開始支持。先看SystemVerilog。
    的頭像 發(fā)表于 09-18 10:34 ?902次閱讀
    <b class='flag-5'>Vivado</b> 2024.1版本的新特性(2)

    國外服務(wù)器獨立ip的好處

    國外服務(wù)器提供獨立IP服務(wù),這為網(wǎng)站運營者、企業(yè)用戶以及個體戶提供了諸多便利。獨立IP個獨
    的頭像 發(fā)表于 08-29 11:26 ?284次閱讀

    FPGA的IP使用技巧

    仿真,需要經(jīng)過綜合以及布局布線才能使用。 IP的優(yōu)點在于其靈活性高、可移植性強,允許用戶自配置。然而,其缺點在于對模塊的預(yù)測性較低,在后續(xù)設(shè)計中存在發(fā)生錯誤的可能性,有定的設(shè)計風(fēng)
    發(fā)表于 05-27 16:13

    原生獨立ip的原理是什么?

    的原理是什么? 以下是原生獨立IP一些關(guān)鍵原理: 1、單獨性:每個原生獨立IP都是單獨的,確保了在互聯(lián)網(wǎng)上設(shè)備能夠被準(zhǔn)確識別和通信。 2、
    的頭像 發(fā)表于 05-07 17:24 ?402次閱讀

    關(guān)于FPGA IP

    對于深入學(xué)習(xí)使用FPGA的小伙伴們,特別是一些復(fù)雜的、大規(guī)模的設(shè)計應(yīng)用,適宜的IP核對開發(fā)能起到事半功倍的作用。IP的概念與我們sdk里庫的概念相似。
    發(fā)表于 04-29 21:01

    FPGA開發(fā)如何降低成本,比如利用免費的IP內(nèi)核

    FPGA開發(fā)過程中,利用免費的IP內(nèi)核可以顯著提高開發(fā)效率,減少設(shè)計成本。以下是一些關(guān)于如何利用免費IP內(nèi)核進行FPGA開發(fā)的建議: 選擇適合的IP內(nèi)核:首先,需要明確項目的需求和目標(biāo)
    發(fā)表于 04-28 09:41

    如何利用Tcl腳本在Manage IP方式下實現(xiàn)對IP的高效管理

    Vivado下,有兩種方式管理IP。種是創(chuàng)建FPGA工程之后,在當(dāng)前工程中選中IP Catalog,生成所需IP,這時相應(yīng)的
    的頭像 發(fā)表于 04-22 12:22 ?824次閱讀
    如何利用Tcl腳本在Manage <b class='flag-5'>IP</b>方式下實現(xiàn)對<b class='flag-5'>IP</b>的高效管理

    Vivado 使用Simulink設(shè)計FIR濾波器

    領(lǐng)域都有著廣泛的應(yīng)用。 Vivado自帶的FIR濾波器IP已經(jīng)很好用,這里借FIR濾波器的設(shè)計,介紹Simulink圖形設(shè)計編程方法。Simulink可以使設(shè)計更直觀,使硬件資源得到
    發(fā)表于 04-17 17:29

    VCS 仿真option 解析

    VCS仿真選項分編譯(compile-time)選項和運行(run-time)選項。編譯選項用于RTL/TB的編譯,遍是編譯了就定了,不能在仿真中更改其特性,例如define等等。
    的頭像 發(fā)表于 01-06 10:19 ?2871次閱讀

    如何設(shè)置LTspice來讓仿真的速度快一些?

    我在用LTspice做電源仿真的時候,我發(fā)現(xiàn)仿真的速度很慢,該如何設(shè)置LTspice來讓仿真的速度快一些,thanks
    發(fā)表于 01-05 07:03