搜索歷史

清空
搜索熱詞
      0
      • 聊天消息
      • 系統(tǒng)消息
      • 評(píng)論與回復(fù)
      VIP于 到期 續(xù)費(fèi)
      登錄后你可以
      • 下載海量資料
      • 學(xué)習(xí)在線課程
      • 觀看技術(shù)視頻
      • 寫(xiě)文章/發(fā)帖/加入社區(qū)
      會(huì)員中心
      創(chuàng)作中心
      發(fā)布
      創(chuàng)作活動(dòng)

      完善資料讓更多小伙伴認(rèn)識(shí)你，還能領(lǐng)取20積分哦，立即完善>

      3天內(nèi)不再提示

      Vivado怎么快速找到schematic中的object

      C29F_xilinx_inc ? 來(lái)源：賽靈思 ? 作者：賽靈思 ? 2022-02-26 17:08 ? 次閱讀
      在Vivado中，可能由于某些邏輯輸入懸空而導(dǎo)致Implementation的opt_design時(shí)會(huì)錯(cuò)，比如：
      Vivado怎么快速找到schematic中的object

      報(bào)的錯(cuò)誤是dac_spi_i0/bit_cnt[4]_i_4的這個(gè)LUT有個(gè)輸入懸空了，這個(gè)工程的邏輯比較簡(jiǎn)單，例化的嵌套也比較少，因此在schematic一層層找也很容易可以找到，但如果工程比較復(fù)雜，在很內(nèi)部的一個(gè)LUT的輸入懸空了，找起來(lái)就很費(fèi)勁了。

      筆者碰到的問(wèn)題是在vivado的axi-interconnect ip中報(bào)了這個(gè)錯(cuò)誤，而且是ip內(nèi)部套了好幾層的地方，如果再一層層往下找就比較麻煩了，不過(guò)vivado提供了tcl指令可以幫我們快速找到這個(gè)LUT在schematic中的位置：

      show_schematic [get_cells dac_spi_i0/bit_cnt[4]_i_4]
      就會(huì)快速定位到schematic中的位置：
      Vivado怎么快速找到schematic中的object
      審核編輯：湯梓紅
      聲明：本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題，請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
      • 指令
        +關(guān)注

        關(guān)注

        1

        文章

        607

        瀏覽量

        35710
      • 邏輯
        +關(guān)注

        關(guān)注

        2

        文章

        833

        瀏覽量

        29469
      • Vivado
        +關(guān)注

        關(guān)注

        19

        文章

        812

        瀏覽量

        66523
      收藏 人收藏

        評(píng)論

        相關(guān)推薦

        Xilinx_Vivado_SDK的安裝教程

        I Agree，然后點(diǎn)擊 Next： 選擇 Vivado HL System Edition（一般選擇這個(gè)設(shè)計(jì)套件比較完整，它比 Vivado HL Design Edition 多了一個(gè) System Generator for DSP with Mat
        的頭像 發(fā)表于 11-16 09:53 ?939次閱讀
        Xilinx_<b class='flag-5'>Vivado</b>_SDK的安裝教程

        每次Vivado編譯的結(jié)果都一樣嗎

        很多FPGA工程師都有這種困惑，Vivado每次編譯的結(jié)果都一樣嗎？ 在AMD官網(wǎng)上，有這樣一個(gè)帖子： Are Vivado results repeatable for identical
        的頭像 發(fā)表于 11-11 11:23 ?368次閱讀
        每次<b class='flag-5'>Vivado</b>編譯的結(jié)果都一樣嗎

        Schematic—TIDA-010239電路圖

        電子發(fā)燒友網(wǎng)站提供《Schematic—TIDA-010239電路圖.pdf》資料免費(fèi)下載
        發(fā)表于 10-31 10:20 ?1次下載

        Vivado使用小技巧

        有時(shí)我們對(duì)時(shí)序約束進(jìn)行了一些調(diào)整，希望能夠快速看到對(duì)應(yīng)的時(shí)序報(bào)告，而又不希望重新布局布線。這時(shí)，我們可以打開(kāi)布線后的dcp，直接在Vivado Tcl Console里輸入更新后的時(shí)序約束。如果調(diào)整
        的頭像 發(fā)表于 10-24 15:08 ?330次閱讀
        <b class='flag-5'>Vivado</b>使用小技巧

        TPA3118D2EVM Schematic中輸出電感可用FB1812(貼片磁珠），貼片磁珠的參數(shù)規(guī)格型號(hào)和怎樣選？

        TPA3118D2EVM Schematic中輸出電感可用FB1812(貼片磁珠），貼片磁珠的參數(shù)規(guī)格型號(hào)和怎樣選 請(qǐng)高手或TI工程師幫忙指教
        發(fā)表于 10-18 06:17

        Vivado 2024.1版本的新特性(2)

        從綜合角度看，Vivado 2024.1對(duì)SystemVerilog和VHDL-2019的一些特性開(kāi)始支持。先看SystemVerilog。
        的頭像 發(fā)表于 09-18 10:34 ?896次閱讀
        <b class='flag-5'>Vivado</b> 2024.1版本的新特性(2)

        Vivado 2024.1版本的新特性(1)

        Vivado 2024.1已正式發(fā)布，今天我們就來(lái)看看新版本帶來(lái)了哪些新特性。
        的頭像 發(fā)表于 09-18 10:30 ?1340次閱讀
        <b class='flag-5'>Vivado</b> 2024.1版本的新特性(1)

        Vivado 使用Simulink設(shè)計(jì)FIR濾波器

        。 使用vivado的System Generator可以在simulink下快速的通過(guò)matlab的強(qiáng)大設(shè)計(jì)功能設(shè)計(jì)濾波器。這里使用fdatool設(shè)計(jì)了一個(gè)15階的FIR濾波器。 軟件環(huán)境
        發(fā)表于 04-17 17:29

        基于FPGA加速的bird-oid object算法實(shí)現(xiàn)

        Bird-oid object 簡(jiǎn)稱(chēng)Boids模型，是美國(guó)的一個(gè)圖形計(jì)算機(jī)科學(xué)家Craig Reynolds在 1986 年開(kāi)發(fā)出來(lái)的。
        的頭像 發(fā)表于 04-09 11:05 ?643次閱讀
        基于FPGA加速的bird-oid <b class='flag-5'>object</b>算法實(shí)現(xiàn)

        Vision_Board_schematic.pdf

        *附件：Vision_Board_schematic.pdf
        發(fā)表于 03-20 15:21

        Vision_Board_schematic

        Vision_Board_schematic
        發(fā)表于 03-20 09:59 ?9次下載

        vivado2017中找不到ZCU102對(duì)應(yīng)的板卡，求解決和分享，應(yīng)該如何解決

        vivado2017中找不到ZCU102對(duì)應(yīng)的板卡，求解決和分享，應(yīng)該如何解決
        發(fā)表于 02-29 17:31

        如何快速找到PCB中的GND？

        如何快速找到PCB中的GND？? 在PCB設(shè)計(jì)和制作過(guò)程中，找到地線（GND）是非常關(guān)鍵的步驟。GND是電子電路中一個(gè)非常重要的參考面，它提
        的頭像 發(fā)表于 02-03 17:04 ?3749次閱讀

        如何禁止vivado自動(dòng)生成 bufg

        在Vivado中禁止自動(dòng)生成BUFG（Buffered Clock Gate）可以通過(guò)以下步驟實(shí)現(xiàn)。 首先，讓我們簡(jiǎn)要了解一下什么是BUFG。BUFG是一個(gè)時(shí)鐘緩沖器，用于緩沖輸入時(shí)鐘信號(hào)，使其更穩(wěn)
        的頭像 發(fā)表于 01-05 14:31 ?2187次閱讀

        Vivado時(shí)序問(wèn)題分析

        有些時(shí)候在寫(xiě)完代碼之后呢，Vivado時(shí)序報(bào)紅，Timing一欄有很多時(shí)序問(wèn)題。
        的頭像 發(fā)表于 01-05 10:18 ?2160次閱讀