每次Vivado編譯的結(jié)果都一樣嗎

很多FPGA工程師都有這種困惑，Vivado每次編譯的結(jié)果都一樣嗎？

在AMD官網(wǎng)上，有這樣一個帖子：

Are Vivado results repeatable for identical tool inputs?

對大多數(shù)情況來說，Vivado編譯的結(jié)果是一樣的，但要保證下面的輸入是一樣的：

Design sources

Constraints

Tcl scripts and command sequences

Tool and command options

Vivado software version

Operating Systems

不同操作系統(tǒng)之間編譯結(jié)果不能保證是相同的，尤其是Linux和Windows。

但下面的這些選項(xiàng)不能保證編譯結(jié)果相同：

route_design -ultrathreads選項(xiàng)

plac_design -ultrathreads選項(xiàng)

使用一個routed design dcp，而且又重新跑了post-route和phys_opt_design

我們經(jīng)常會設(shè)置set_param general.maxThreads，這個也是在使用ultrathreads選項(xiàng)時(shí)才會影響編譯的repeatability。

其中place_design的ultrathreads只對UltraScale+ SSI 和vu440 有效：

image-20240610145255204

route_design的ultrathreads解釋如下，沒有規(guī)定器件。

image-20240610145242925

定位repeatablity的問題

最常見的問題就是post-route結(jié)果是不一樣的，我們可以通過下面的方式來確認(rèn)哪一步出現(xiàn)是不一致。

Vivado在每個實(shí)現(xiàn)命令的中間階段都會在日志中報(bào)告一個checksum,這是基于設(shè)計(jì)網(wǎng)表和物理數(shù)據(jù)的簽名。

可以比較不同runs之間的校驗(yàn)和,校驗(yàn)和不匹配有助于確定結(jié)果在何處不一致。

image-20240610145309593

Checkpoints vs in-memory runs

對比下圖中的兩個流程，在place_design后，先存成dcp，另一個flow中是直接打開當(dāng)前的dcp并進(jìn)行后續(xù)的編譯流程，這樣的話，在open_checkpoint后，這兩個網(wǎng)表的checksum可能會不同，但經(jīng)過Phys_opt_design后，他們網(wǎng)表的checksum還是會一樣的。

image-20240610145318561

總結(jié)一下，如果想讓vivado的結(jié)果repeatablity，我們就只使用單線程編譯：

set_paramgeneral.maxThreads1

而且保證輸入的源文件、腳本、約束都是相同的。同時(shí)硬件環(huán)境也要一樣，這樣才能最大程度的保證結(jié)果的repeatablity。