基于臺積電5nm制程工藝 112G SerDes連接芯片發(fā)布

到目前為止，在市場上有三種基于臺積電N5工藝的產品：Mate 40 Pro中的華為麒麟9000 5G SoC， iPhone 12系列中的蘋果A14 SoC，以及新的MBA/MBP和Mac Mini中的蘋果M1 SoC，現在這個列表中又新添一名成員，它就是基于臺積電5nm制程工藝 112G SerDes連接芯片。近日，Marvell宣布了其基于DSP的112G SerDes解決方案的授權。

現代網絡基礎架構依賴于高速的 SerDes 連接，并且能夠以各種速率在不同協(xié)議下工作，代表性的有以太網、光纖、存儲和連接結構。此前的產品已支持高達 56G 的連接，但最新 IP 已支持將它翻倍。盡管 Marvell 并不是第一家提供 112G 連接方案的廠商，但卻是首個實現了通過硬件驗證和授權 5nm 制程的企業(yè)。

有大量數據顯示與其它112G解決方案相比，其不僅滿足各種標準、還具有更低的能耗和錯誤率，特別是對高速、高可靠性的基礎架構應用有相當實際的意義。Marvell 宣稱，其新方案可顯著降低每比特位傳輸的能耗，相較于基于臺積電 7nm 工藝（N7）的競品低了 25%，并且具有嚴格的功率 / 熱功耗限制、以及大于 40dB 的插入損耗。

通常數據支持基于一系列 0 或 1 操作位的 NRZ 調制，但 Marvell 啟用了 2 比特位的操作（00、01、10 或 11），又稱 PAM4 脈沖幅度調制。這樣可讓帶寬輕松翻倍，但也確實需要一些額外的電路。，PAM4以前在較低的SerDes速度和112G時已經啟用，但在TSMC N5上卻沒有使用。當我們使用更快的速度時，PAM4將成為支持它們的必要條件。普通讀者可能會發(fā)現，NVIDIA的RTX 3090使用了基于 7nm 工藝的 PAM4 信號調制，可讓美光 GDDR6X 閃存芯片提供超過 1000 GB/s 的帶寬。如有必要，還可以過在NRZ模式下運行，以獲得更低的功耗。

圖片來自美光公司

Marvell表示，該公司已經與多個市場的ASIC定制客戶合作實施112G方案部署。該公司表示，除了新的112G SerDes外，還將推出一整套基于5nm的PHY、交換機、DPU、定制處理器、控制器和加速器，而這只是第一步。

原文標題：Marvell發(fā)布基于臺積電5nm制程工藝 112G SerDes連接芯片

文章出處：【微信公眾號：ssdfans】歡迎添加關注！文章轉載請注明出處。

責任編輯：haq