用于 de-chirp操作FPGA實現(xiàn)的總體設(shè)計

在2004年，楊百翰大學(xué)的地球微波遙感實驗室（MERS）開發(fā)了microSAR，展示了一種小型低成本LFM-CW SAR系統(tǒng)。在這一經(jīng)驗的基礎(chǔ)上，BYU與Artemis Inc.合作開發(fā)了一個更強(qiáng)力的microASAR，克服了原有設(shè)計的許多局限性。

該microASAR設(shè)計的一個關(guān)鍵要素是過采樣數(shù)字接收機(jī)。 過采樣提供了三個主要優(yōu)點(diǎn)：

1. 信號de-chirped可以在任意中頻（IF），從而實現(xiàn)更好的RF濾波；

2. 通過數(shù)字濾波降低量化噪聲；

3. SAR能夠在de-chirped和脈沖模式下靈活切換。

基于BYU的microSAR系統(tǒng)雖然工作正常，但研究發(fā)現(xiàn)由于濾波器的脈沖響應(yīng)較長，用于抑制饋電數(shù)據(jù)的High-Q濾波器會引起回波數(shù)據(jù)的失真。而使用偏置de-chirp可以避免這種失真。我們把這個系統(tǒng)稱為偏置IF LFM-CW。

偏置 IF LFM-CW SAR的流程圖見圖1。首先使用ωIF對發(fā)送信號進(jìn)行部分混頻后濾波。然后再與接收到的信號混頻，產(chǎn)生的差分分量與傳統(tǒng)的LFM-CW中的差分分量相似，但在偏置IF有所不同。有用信號在IF較高的部分，更容易找到High-Q濾波器，使其具有線性相位、銳利截止頻率和更好地抑制泄露。

使用一個高速ADC和FPGA就可以實現(xiàn)更高的性能與靈活性。 選擇一個可以采樣接收到的chirp全部帶寬的ADC可以實現(xiàn)脈沖模式以及在任意IF的de-chirp操作。FPGA通過提供充足的I/O端口來集成大量組件和通信設(shè)備，進(jìn)一步增強(qiáng)了設(shè)計。FPGA提供了靈活的操作模式。

如果忽略相關(guān)能量的功耗成本以及ADC分辨率具有可比性，最好以最高速率對接收信號進(jìn)行采樣，能夠使得量化噪聲減小。因為量化噪聲是依據(jù)采樣頻率，以更高的速率采樣信號可將噪聲譜擴(kuò)展到更寬的帶寬，從而降低信號帶寬上的量化噪聲功率。

過采樣

數(shù)字信號處理的課程往往忽視振幅量化的影響，然而在LFM-CW系統(tǒng)中輸入信號的量化是噪聲的主要來源。一個完全隨機(jī)的信號在步長q量化時，它相當(dāng)于在范圍內(nèi)均勻地增加白噪聲。通過對信號采樣后進(jìn)行適當(dāng)?shù)臑V波，量化噪聲與信號比（QNSR）都降低了約3dB，信號被過采樣的因子為2。

圖2 展示了過采樣獲得的SNR增益。 在圖2（a）仿真的LFM-CW回波以僅高于Nyquist 的速率進(jìn)行采樣。信號與量化噪聲的間隔約為64dB。圖2（b）中的信號被過采樣因子約為18，比特數(shù)與圖2（a）相同。信號與量化噪聲的間隔則約為75dB。適當(dāng)?shù)牟捎脦V波器，過采樣可減少11dB的QNSR。

圖 2 用相應(yīng)的量化噪聲來描述子采樣（a）和過采樣（b）信號的頻譜的圖。注意：過采樣的信號具有較大的信號，與噪聲間隔約為11dB；兩個圖中的信號頻譜具有相同的帶寬，圖形的頻率縮放是不同的。

對信號進(jìn)行采樣后，下一步是在不影響數(shù)據(jù)完整性的情況下降低數(shù)據(jù)速率（抽?。?此過程中有兩個步驟，第一步是濾掉量化噪聲，將信號變到基帶，以降低濾波后的信號采樣頻率。所有濾波功能都是采用數(shù)字多相濾波器實現(xiàn)，這種濾波器結(jié)合了過濾器和解碼器的操作， 從而減少了FPGA資源。

降低數(shù)據(jù)速率的第二步是預(yù)加。預(yù)加是將順序的回波加在一起，具有低通濾波多普勒頻譜的效果。預(yù)加可以用于microASAR數(shù)據(jù)，因為高PRF可用于分離泄露和第一個目標(biāo)，PRF遠(yuǎn)遠(yuǎn)高于信號的多普勒帶寬所要求的水平。

從信號處理的角度來看，預(yù)加和濾波的順序是可改變的。但預(yù)加和濾波的順序極大地影響了實現(xiàn)的內(nèi)存和硬件要求。還應(yīng)該注意的是，在每次信號處理操作后，數(shù)據(jù)的比特寬度都會增加，以防止溢出。

FPGA實現(xiàn)

為使所需系統(tǒng)達(dá)到上述的靈活性和高性能，microASAR數(shù)字接收機(jī)配備了一個12bit 500MHz ADC和一個Xilinx Virtex-5 FX-30T FPGA。這種組合可以使microASAR能對200MHz帶寬的發(fā)射信號進(jìn)行完整的采樣，并在各種de-chirp模式下工作。本節(jié)簡要介紹了用于 de-chirp操作的FPGA實現(xiàn)的總體設(shè)計，并概述了所使用的設(shè)計方略。

FPGA實現(xiàn)框圖如圖3 所示。FPGA上的嵌入式PowerPC處理器用于控制和協(xié)調(diào)完整數(shù)字接收機(jī)的操作，大多數(shù)參數(shù)可以通過與powerPC的以太網(wǎng)通信來設(shè)置。正常的信號數(shù)據(jù)路徑是從ADC到濾波子系統(tǒng)，然后通過緩存器存入存儲卡。

數(shù)據(jù)路徑也可以中斷并通過以太網(wǎng)端口傳輸。ADC中的數(shù)據(jù)立即被分成兩個交錯的數(shù)據(jù)路徑，使得濾波器的時鐘速率可以減少兩倍來緩解時序約束。這兩個交錯數(shù)據(jù)流相位差180度，并在之后重組。

這個濾波子系統(tǒng)包括所有的濾波，預(yù)加，抽取步驟，并且能夠配置不同的操作參數(shù)。 濾波子系統(tǒng)由多相濾波器組成，以處理大量的操作并減少FPGA資源。多相濾波器減少量化噪聲并限制了信號頻譜以便通過抽取數(shù)字采樣數(shù)據(jù)將信號轉(zhuǎn)換為DC。

對于microASAR，這是通過采用用12MHz的帶通濾波器（BPF），從ωIF開始以20倍抽取，提供約3.3位的分辨率增加。這使信號的有效位數(shù)（ENOB）達(dá)到16位ADCs，這些ADC通常僅適用于較低的采樣率。預(yù)加在濾波之后進(jìn)行，以減少內(nèi)存要求，從而使假定可以在on-chip memory中計算。

若先執(zhí)行預(yù)加可以減少濾波所需的乘法器。不過，在大多數(shù)情況下，這需要外部高速存儲，從而增加功耗和開發(fā)時間。用多相濾波器替換單相濾波器，后接混頻器和多相低通濾波器，可以存儲更大的帶寬。同樣，除了使用混頻器和低通濾波器，同樣可以使用FFT。這兩種方法都需要更多的FPGA資源，并由于定點(diǎn)乘法和查找正余弦表而給信號增加噪聲。

這種簡潔的設(shè)置最大程度地減少了FPGA資源，只需改變PRF即可對各種應(yīng)用進(jìn)行操作。 降低PRF可以降低調(diào)頻斜率，壓縮de-chirped后的目標(biāo)。模擬和數(shù)字濾波器有效地測量de-chirped數(shù)據(jù)的門。因此，通過將PRF從7-14kHz改變，SAR可以在5-1000米的高度、30-2500米的幅寬和0-150m/的速度下工作。雖然部分參數(shù)在機(jī)載作業(yè)中無法達(dá)到，但microASAR符合地面系統(tǒng)使用條件。

來源：雷達(dá)通信電子戰(zhàn)