彎道超車的Chiplet與先進封裝有什么關(guān)聯(lián)呢？

Chiplet也稱芯粒，通俗來說Chiplet模式是在摩爾定律趨緩下的半導(dǎo)體工藝發(fā)展方向之一，是將不同功能芯片裸片的拼搭，在某種意義上也是不同IP的拼搭，像拼接樂高積木一樣用封裝技術(shù)整合在一起，借此可以實現(xiàn)對先進制程迭代的彎道超車，在提升性能的同時實現(xiàn)低成本和高良率。

Chiplet與先進封裝的關(guān)聯(lián)

先進封裝與Chiplet是兩個概念，但采用Chiplet時大概率會采用先進封裝。比如最經(jīng)典的2.5D封裝CoWoS（ChiponWaferonSubstrate）就是這樣的，它是一顆Interposer（硅中介層）上放很多Die，這些Die你可以把它叫做小芯片，這個是Chiplet。

所以雖然Chiplet和3D先進封裝不是同一個東西，需要通過先進封裝技術(shù)，像搭積木一樣把許多小芯片模塊（Chiplet）集成在一起，去實現(xiàn)整個集成以后的芯片系統(tǒng)。

圖片來源：臺積電

先進封裝是實現(xiàn)Chiplet的前提

芯片上數(shù)據(jù)的輸入和輸出 (I/O) 是計算芯片的命脈。處理器必須與外部世界進行數(shù)據(jù)的發(fā)送和接收。摩爾定律使業(yè)界的晶體管密度大約每2年增加2倍，但 I/O數(shù)據(jù)的傳輸速率每4年才增加2倍，所以芯片需要容納更多的通信或I/O點才能跟上晶體管密度的增加速度。

Chiplet對先進封裝提出更高要求。在芯片小型化的設(shè)計過程中，需要添加更多I/O來與其他芯片接口，裸片尺寸有必要保持較大且留有空白空間，導(dǎo)致部分芯片無法拆分，芯片尺寸小型化的上限被pad（晶片的管腳）限制。

并且單個晶片上的布線密度和信號傳輸質(zhì)量遠高于Chiplet之間，要實現(xiàn)Chiplet的信號傳輸，就要求發(fā)展出高密度、大帶寬布線的“先進封裝技術(shù)”。

圖片來源：芯原

Chiplet出現(xiàn)離不開的趨勢：異構(gòu)集成+高速互聯(lián)

1.計算機系統(tǒng)的異構(gòu)、集成程度越來越高

伴隨著計算機在人類現(xiàn)代生活中承擔越來越多的處理工作，計算機體系結(jié)構(gòu)的異構(gòu)趨勢會愈發(fā)明顯，需要的芯片面積也會越來越大，同時也需要如電源管理 IC 等芯片與邏輯 芯片異質(zhì)集成，而 SoC 作為一顆單獨的芯片，其面積和加工方式卻是受限的，所以 SoC 并不是異構(gòu)的終極解決方案。

2.芯片間的數(shù)據(jù)通路帶寬、延遲問題得到了產(chǎn)業(yè)界的解決

芯片的工作是執(zhí)行指令，處理數(shù)據(jù)，芯片間的互聯(lián)需要巨大的帶寬和超低的延時。既然單顆芯片的面積不能無限增加，將一顆芯片拆解為多顆芯片，分開制造再封裝到一起是一個很自然的想法。芯片間的互聯(lián)需要構(gòu)建強大的數(shù)據(jù)通路，即超高的頻率、超大的帶寬、超低的延時，以臺積電 CoWoS 技術(shù)為代表的先進封裝技術(shù)也使之得到了解決。

Chiplet帶來的機會

國內(nèi)先進制程發(fā)展受阻，Chiplet有望成為國產(chǎn)替代突破口。全球半導(dǎo)體產(chǎn)業(yè)博弈升級，國內(nèi)晶圓廠在先進制程升級上受限。近期《小芯片接口總線技術(shù)要求》標準發(fā)布，這是中國首個原生Chiplet技術(shù)標準，有助于行業(yè)規(guī)范化、標準化發(fā)展，為賦能集成電路產(chǎn)業(yè)打破先進制程限制因素，提升中國集成電路產(chǎn)業(yè)綜合競爭力，加速產(chǎn)業(yè)進程發(fā)展提供指導(dǎo)和支持。

隨著Chiplet小芯片技術(shù)的發(fā)展以及國產(chǎn)化替代進程的加速，在先進制程受到國外限制情況下，Chiplet為國產(chǎn)替代開辟了新思路，有望成為我國集成電路產(chǎn)業(yè)逆境中的突破口之一。