電子發(fā)燒友App
第一篇 混合信號(hào)電路板的設(shè)計(jì)準(zhǔn)則
模擬電路的工作依賴(lài)連續(xù)變化的電流和電壓。數(shù)字電路的工作依賴(lài)在接收端根據(jù)預(yù)先定義的電壓電平或門(mén)限對(duì)高電平或低電平的檢測(cè)，它相當(dāng)于判斷邏輯狀態(tài)的“真”或“假”。在數(shù)字電路的高電平和低電平之間，存在“灰色”區(qū)域，在此區(qū)域數(shù)字電路有時(shí)表現(xiàn)出模擬效應(yīng)，例如當(dāng)從低電平向高電平(狀態(tài))跳變時(shí)，如果數(shù)字信號(hào)跳變的速度足夠快，則將產(chǎn)生過(guò)沖和回鈴反射現(xiàn)象。
對(duì)于現(xiàn)代板極設(shè)計(jì)來(lái)說(shuō)，混合信號(hào)PCB的概念比較模糊，這是因?yàn)榧词乖诩兇獾摹皵?shù)字”器件中，仍然存在模擬電路和模擬效應(yīng)。因此，在設(shè)計(jì)初期，為了可靠實(shí)現(xiàn)嚴(yán)格的時(shí)序分配，必須對(duì)模擬效應(yīng)進(jìn)行仿真。實(shí)際上，除了通信產(chǎn)品必須具備無(wú)故障持續(xù)工作數(shù)年的可靠性之外，大量生產(chǎn)的低成本/高性能消費(fèi)類(lèi)產(chǎn)品中特別需要對(duì)模擬效應(yīng)進(jìn)行仿真。
現(xiàn)代混合信號(hào)PCB設(shè)計(jì)的另一個(gè)難點(diǎn)是不同數(shù)字邏輯的器件越來(lái)越多，比如GTL、LVTTL、LVCMOS及LVDS邏輯，每種邏輯電路的邏輯門(mén)限和電壓擺幅都不同，但是，這些不同邏輯門(mén)限和電壓擺幅的電路必須共同設(shè)計(jì)在一塊PCB上。在此，通過(guò)透徹分析高密度、高性能、混合信號(hào)PCB的布局和布線(xiàn)設(shè)計(jì)，你可以掌握成功策略和技術(shù)。
一、混合信號(hào)電路布線(xiàn)基礎(chǔ)
當(dāng)數(shù)字和模擬電路在同一塊板卡上共享相同的元件時(shí)，電路的布局及布線(xiàn)必須講究方法。圖1所示的矩陣對(duì)混合信號(hào)PCB的設(shè)計(jì)規(guī)劃有幫助。只有揭示數(shù)字和模擬電路的特性，才能在實(shí)際布局和布線(xiàn)中達(dá)到要求的PCB設(shè)計(jì)目標(biāo)。
圖1：模擬和數(shù)字電路：混合信號(hào)設(shè)計(jì)的兩個(gè)方面
在混合信號(hào)PCB設(shè)計(jì)中，對(duì)電源走線(xiàn)有特別的要求并且要求模擬噪聲和數(shù)字電路噪聲相互隔離以避免噪聲耦合，這樣一來(lái)布局和布線(xiàn)的復(fù)雜性就增加了。對(duì)電源傳輸線(xiàn)的特殊需求以及隔離模擬和數(shù)字電路之間噪聲耦合的要求，使混合信號(hào)PCB的布局和布線(xiàn)的復(fù)雜性進(jìn)一步增加。
如果將A/D轉(zhuǎn)換器中模擬放大器的電源和A/D轉(zhuǎn)換器的數(shù)字電源接在一起，則很有可能造成模擬部分和數(shù)字部分電路的相互影響?；蛟S，由于輸入/輸出連接器位置的緣故，布局方案必須把數(shù)字和模擬電路的布線(xiàn)混合在一起。
在布局和布線(xiàn)之前，工程師要弄清楚布局和布線(xiàn)方案的基本弱點(diǎn)。即使存在虛假判斷，大部分工程師傾向利用布局和布線(xiàn)信息來(lái)識(shí)別潛在的電氣影響。
二、現(xiàn)代混合信號(hào)PCB的布局和布線(xiàn)
下面將通過(guò)OC48接口卡的設(shè)計(jì)來(lái)闡述混合信號(hào)PCB 布局和布線(xiàn)的技術(shù)。OC48代表光載波標(biāo)準(zhǔn)48，基本上面向2.5Gb串行光通訊，它是現(xiàn)代通訊設(shè)備中高容量光通訊標(biāo)準(zhǔn)的一種。OC48接口卡包含若干典型混合信號(hào)PCB的布局和布線(xiàn)問(wèn)題，其布局和布線(xiàn)過(guò)程將指明解決混合信號(hào)PCB布局方案的順序和步驟。
圖2：OC48接口卡的邏輯
如圖2所示，OC48卡包含一個(gè)實(shí)現(xiàn)光信號(hào)和模擬電信號(hào)雙向轉(zhuǎn)換的光收發(fā)器。模擬信號(hào)輸入或輸出數(shù)字信號(hào)處理器，DSP將這些模擬信號(hào)轉(zhuǎn)換為數(shù)字邏輯電平，從而可與微處理器、可編程門(mén)陣列以及在OC48卡上的DSP和微處理器的系統(tǒng)接口電路相連接。獨(dú)立的鎖相環(huán)、電源濾波器和本地參考電壓源也集成在一起。
其中，微處理器是一個(gè)多電源器件，主電源為2V，3.3V的I/O信號(hào)電源由板上其他數(shù)字器件共享。獨(dú)立數(shù)字時(shí)鐘源為OC48 I/O、微處理器和系統(tǒng)I/O提供時(shí)鐘。
經(jīng)過(guò)檢查不同功能電路塊的布局和布線(xiàn)要求，初步建議采用12層板，如圖3所示。微帶和帶狀線(xiàn)層的配置可以安全地減少鄰近走線(xiàn)層的耦合并改善阻抗控制。第一層和第二層之間設(shè)置接地層，將把敏感的模擬參考源、CPU核和PLL濾波器電源的布線(xiàn)與在第一層的微處理器和DSP器件相隔離。電源和接地層總是成對(duì)出現(xiàn)的，與OC48卡上為共享3.3V電源層所做的一樣。這樣將降低電源和地之間的阻抗，從而減少電源信號(hào)上的噪聲。
要避免在鄰近電源層的地方走數(shù)字時(shí)鐘線(xiàn)和高頻模擬信號(hào)線(xiàn)，否則，電源信號(hào)的噪聲將耦合到敏感的模擬信號(hào)之中。
要根據(jù)數(shù)字信號(hào)布線(xiàn)的需要，仔細(xì)考慮利用電源和模擬接地層的開(kāi)口(split)，特別是在混合信號(hào)器件的輸入和輸出端。在鄰近信號(hào)層穿過(guò)一開(kāi)口走線(xiàn)會(huì)造成阻抗不連續(xù)和不良的傳輸線(xiàn)回路。這些都會(huì)造成信號(hào)質(zhì)量、時(shí)序和EMI問(wèn)題。
有時(shí)增加若干接地層，或在一個(gè)器件下面為本地電源層或接地層使用若干外圍層，就可以取消開(kāi)口并避免出現(xiàn)上述問(wèn)題，在OC48接口卡上就采用了多個(gè)接地層。保持開(kāi)口層和布線(xiàn)層位置的層疊對(duì)稱(chēng)可以避免卡變形并簡(jiǎn)化制作過(guò)程。由于1盎司覆銅板耐大電流的能力強(qiáng)，3.3V電源層和對(duì)應(yīng)的接地層要采用1盎司覆銅板，其它層可以采用0.5盎司覆銅板，這樣，可以降低暫態(tài)高電流或尖峰期間引起的電壓波動(dòng)。
如果你從接地層往上設(shè)計(jì)一個(gè)復(fù)雜的系統(tǒng)，應(yīng)采用0.093英寸和0.100英寸厚度的卡以支撐布線(xiàn)層及接地隔離層?？ǖ暮穸冗€必須根據(jù)過(guò)孔焊盤(pán)和孔的布線(xiàn)特征尺寸調(diào)整，以便使鉆孔直徑與成品卡厚度的寬高比不超過(guò)制造商提供的金屬化孔的寬高比。
如果要用最少的布線(xiàn)層數(shù)設(shè)計(jì)一個(gè)低成本、高產(chǎn)量的商業(yè)產(chǎn)品，則在布局或布線(xiàn)之前，要仔細(xì)考慮混合信號(hào)PCB上所有特殊電源的布線(xiàn)細(xì)節(jié)。在開(kāi)始布局和布線(xiàn)之前，要讓目標(biāo)制造商復(fù)查初步的分層方案?；旧弦鶕?jù)成品的厚度、層數(shù)、銅的重量、阻抗(帶容差)和最小的過(guò)孔焊盤(pán)和孔的尺寸來(lái)分層，制造商應(yīng)該書(shū)面提供分層建議。
建議中要包含所有受控阻抗帶狀線(xiàn)和微帶線(xiàn)的配置實(shí)例。要將你對(duì)阻抗的預(yù)測(cè)與制造商對(duì)阻抗的結(jié)合起來(lái)考慮，然后，利用這些阻抗預(yù)測(cè)可以驗(yàn)證用于開(kāi)發(fā)CAD布線(xiàn)規(guī)則的仿真工具中的信號(hào)布線(xiàn)特性。
三、OC48卡的布局
在光收發(fā)器和DSP之間的高速模擬信號(hào)對(duì)外部噪聲非常敏感。同樣，所有特殊電源和參考電壓電路也使該卡的模擬和數(shù)字電源傳輸電路之間產(chǎn)生大量的耦合。有時(shí)，受機(jī)殼形狀的限制，不得不設(shè)計(jì)高密度板卡。由于外部光纜接入卡的方位和光收發(fā)器部分元件尺寸較高，使收發(fā)器在卡中的位置很大程度上被固定死。系統(tǒng)I/O連接器位置和信號(hào)分配也是固定的。這是布局之前必須完成的基礎(chǔ)工作(見(jiàn)圖4)。
與大多數(shù)成功的高密度模擬布局和布線(xiàn)方案一樣，布局要滿(mǎn)足布線(xiàn)的要求，布局和布線(xiàn)的要求必須互相兼顧。對(duì)一塊混合信號(hào)PCB的模擬部分和2V工作電壓的本地CPU內(nèi)核，不推薦采用“先布局后布線(xiàn)”的方法。對(duì)OC48卡來(lái)說(shuō)，DSP模擬電路部分包含有模擬參考電壓和模擬電源旁路電容的部分應(yīng)首先互動(dòng)布線(xiàn)。完成布線(xiàn)后，具有模擬元件和布線(xiàn)的整個(gè)DSP要放到距離光收發(fā)器足夠近的地方，充分保證高速模擬差分信號(hào)到DSP的布線(xiàn)長(zhǎng)度最短、彎曲和過(guò)孔最少。差分布局和布線(xiàn)的對(duì)稱(chēng)性將減少共模噪聲的影響。但是，在布線(xiàn)之前很難預(yù)測(cè)布局的最佳方案(見(jiàn)圖5)。
要向芯片分銷(xiāo)商咨詢(xún)PCB排板的設(shè)計(jì)指南。在按照指南設(shè)計(jì)之前，要與分銷(xiāo)商的應(yīng)用工程師充分交流。許多芯片分銷(xiāo)商對(duì)提供高質(zhì)量的布板建議有嚴(yán)格的時(shí)間限制。有時(shí)，他們提供的解決方案對(duì)于使用該器件的“一級(jí)客戶(hù)”是可行的。在信號(hào)完整性(SI)設(shè)計(jì)領(lǐng)域，新器件的信號(hào)完整性設(shè)計(jì)特別重要。根據(jù)分銷(xiāo)商的基本指南并與封裝中每條電源和接地引腳的特定要求相結(jié)合，就可以開(kāi)始對(duì)集成了DSP和微處理器的OC48卡布局布線(xiàn)。
高頻模擬部分的位置和布線(xiàn)確定后，就可以按照框圖中所示的分組方法放置其余的數(shù)字電路。要注意仔細(xì)設(shè)計(jì)下列電路：對(duì)模擬信號(hào)靈敏度高的CPU中PLL電源濾波電路的位置；本地CPU內(nèi)核電壓調(diào)整器；用于“數(shù)字”微處理器的參考電壓電路。
數(shù)字布線(xiàn)的電氣和制造準(zhǔn)則規(guī)范此時(shí)才可以恰當(dāng)?shù)貞?yīng)用到設(shè)計(jì)之中。前述對(duì)高速數(shù)字總線(xiàn)和時(shí)鐘信號(hào)的信號(hào)完整性的設(shè)計(jì)，揭示出一些對(duì)處理器總線(xiàn)、平衡Ts及某些時(shí)鐘信號(hào)布線(xiàn)的時(shí)滯匹配的特殊布線(xiàn)拓?fù)湟?。但是你或許不知道，也有人提出更新的建議，即增加若干端接電阻。
在解決問(wèn)題的過(guò)程中，布板階段做一些調(diào)整是當(dāng)然的事。但是，在開(kāi)始布線(xiàn)之前，很重要的一步是按照布局方案驗(yàn)證數(shù)字部分的時(shí)序。此時(shí)此刻，對(duì)板卡進(jìn)行完整DFM/DFT布局復(fù)查將有助于確保該卡滿(mǎn)足客戶(hù)的需要。
四、OC48卡的數(shù)字布線(xiàn)
對(duì)于數(shù)字器件電源線(xiàn)和混合信號(hào)DSP的數(shù)字部分，數(shù)字布線(xiàn)要從SMD出路圖(escape patterns)開(kāi)始。要采用裝配工藝允許的最短和最寬的印制線(xiàn)。對(duì)于高頻器件來(lái)說(shuō)，電源的印制線(xiàn)相當(dāng)于小電感，它將惡化電源噪聲，使模擬和數(shù)字電路之間產(chǎn)生不期望的耦合。電源印制線(xiàn)越長(zhǎng)，電感越大。
采用數(shù)字旁路電容可以得到最佳的布局和布線(xiàn)方案。簡(jiǎn)言之，根據(jù)需要微調(diào)旁路電容的位置，使之安裝方便并分布在數(shù)字部件和混合信號(hào)器件數(shù)字部分的周?chē)?。要采用同樣的“最短和最寬的走線(xiàn)”方法對(duì)旁路電容出路圖進(jìn)行布線(xiàn)。
當(dāng)電源分支要穿過(guò)連續(xù)的平面時(shí)(如OC48接口卡上的3.3V電源層)，則電源引腳和旁路電容本身不必共享相同的出口圖，就可以得到最低的電感和ESR旁路。在OC48接口卡這樣的混合信號(hào)PCB上，要特別注意電源分支的布線(xiàn)。記住，要在整個(gè)卡上以矩陣排列的形式放置額外的旁路電容，即使在無(wú)源器件附近也要放置 (見(jiàn)圖6)。
電源出路圖確定之后，就可以開(kāi)始自動(dòng)布線(xiàn)。OC48卡上的ATE測(cè)試觸點(diǎn)要在邏輯設(shè)計(jì)時(shí)定義。要確保ATE接觸到100%的節(jié)點(diǎn)。為了以0.070英寸的最小ATE測(cè)試探頭實(shí)現(xiàn)ATE測(cè)試，必須保留引出過(guò)孔(breakout via)的位置，以保證電源層不會(huì)被過(guò)孔的反面焊盤(pán)(antipads)交叉所隔斷。
如果要采用一個(gè)電源和接地層開(kāi)口(split)方案，應(yīng)在平行于開(kāi)口的鄰近布線(xiàn)層上選擇偏移層(layer bias)。在鄰近層上按該開(kāi)口區(qū)域的周長(zhǎng)定義禁止布線(xiàn)區(qū)，防止布線(xiàn)進(jìn)入。如果布線(xiàn)必須穿過(guò)開(kāi)口區(qū)域到另一層，應(yīng)確保與布線(xiàn)相鄰的另一層為連續(xù)的接地層。這將減少反射路徑。讓旁路電容跨過(guò)開(kāi)口的電源層對(duì)一些數(shù)字信號(hào)的布板有好處，但不推薦在數(shù)字和模擬電源層之間進(jìn)行橋接，這是因?yàn)樵肼晻?huì)通過(guò)旁路電容互相耦合。
若干最新的自動(dòng)布線(xiàn)應(yīng)用程序能夠?qū)Ω呙芏榷鄬訑?shù)字電路進(jìn)行布線(xiàn)。初步布線(xiàn)階段要在SMD出口中使用0.050英寸大尺寸過(guò)孔間距和考慮所使用的封裝類(lèi)型，后續(xù)布線(xiàn)階段要容許過(guò)孔的位置互相靠得比較近，這樣所有工具都能實(shí)現(xiàn)最高的布通率和最低的過(guò)孔數(shù)。由于OC48處理器總線(xiàn)采用一種改進(jìn)的星形拓?fù)浣Y(jié)構(gòu)，在自動(dòng)布線(xiàn)時(shí)其優(yōu)先級(jí)最高(見(jiàn)圖7)。
總結(jié)
OC48卡布板完成之后要進(jìn)行信號(hào)完整性核查和時(shí)序仿真。仿真證明布線(xiàn)指導(dǎo)達(dá)到預(yù)期的要求并改善了第二層總線(xiàn)的時(shí)序指標(biāo)。最后進(jìn)行設(shè)計(jì)規(guī)則檢查、最終制造的復(fù)查、光罩和復(fù)查并簽發(fā)給制造者，則布板任務(wù)才正式結(jié)束
第二篇 分區(qū)設(shè)計(jì)
摘要：混合信號(hào)電路PCB的設(shè)計(jì)很復(fù)雜，元器件的布局、布線(xiàn)以及電源和地線(xiàn)的處理將直接影響到電路性能和電磁兼容性能。本文介紹的地和電源的分區(qū)設(shè)計(jì)能優(yōu)化混合信號(hào)電路的性能。
如何降低數(shù)字信號(hào)和模擬信號(hào)間的相互干擾呢？在設(shè)計(jì)之前必須了解電磁兼容(EMC)的兩個(gè)基本原則：第一個(gè)原則是盡可能減小電流環(huán)路的面積；第二個(gè)原則是系統(tǒng)只采用一個(gè)參考面。相反，如果系統(tǒng)存在兩個(gè)參考面，就可能形成一個(gè)偶極天線(xiàn)(注：小型偶極天線(xiàn)的輻射大小與線(xiàn)的長(zhǎng)度、流過(guò)的電流大小以及頻率成正比)；而如果信號(hào)不能通過(guò)盡可能小的環(huán)路返回，就可能形成一個(gè)大的環(huán)狀天線(xiàn)(注：小型環(huán)狀天線(xiàn)的輻射大小與環(huán)路面積、流過(guò)環(huán)路的電流大小以及頻率的平方成正比)。在設(shè)計(jì)中要盡可能避免這兩種情況。
有人建議將混合信號(hào)電路板上的數(shù)字地和模擬地分割開(kāi)，這樣能實(shí)現(xiàn)數(shù)字地和模擬地之間的隔離。盡管這種方法可行，但是存在很多潛在的問(wèn)題，在復(fù)雜的大型系統(tǒng)中問(wèn)題尤其突出。最關(guān)鍵的問(wèn)題是不能跨越分割間隙布線(xiàn)，一旦跨越了分割間隙布線(xiàn)，電磁輻射和信號(hào)串?dāng)_都會(huì)急劇增加。在PCB設(shè)計(jì)中最常見(jiàn)的問(wèn)題就是信號(hào)線(xiàn)跨越分割地或電源而產(chǎn)生EMI問(wèn)題。
如圖1所示，我們采用上述分割方法，而且信號(hào)線(xiàn)跨越了兩個(gè)地之間的間隙，信號(hào)電流的返回路徑是什么呢？假定被分割的兩個(gè)地在某處連接在一起(通常情況下是在某個(gè)位置單點(diǎn)連接)，在這種情況下，地電流將會(huì)形成一個(gè)大的環(huán)路。流經(jīng)大環(huán)路的高頻電流會(huì)產(chǎn)生輻射和很高的地電感，如果流過(guò)大環(huán)路的是低電平模擬電流，該電流很容易受到外部信號(hào)干擾。最糟糕的是當(dāng)把分割地在電源處連接在一起時(shí)，將形成一個(gè)非常大的電流環(huán)路。另外，模擬地和數(shù)字地通過(guò)一個(gè)長(zhǎng)導(dǎo)線(xiàn)連接在一起會(huì)構(gòu)成偶極天線(xiàn)。
了解電流回流到地的路徑和方式是優(yōu)化混合信號(hào)電路板設(shè)計(jì)的關(guān)鍵。許多設(shè)計(jì)工程師僅僅考慮信號(hào)電流從哪兒流過(guò)，而忽略了電流的具體路徑。如果必須對(duì)地線(xiàn)層進(jìn)行分割，而且必須通過(guò)分割之間的間隙布線(xiàn)，可以先在被分割的地之間進(jìn)行單點(diǎn)連接，形成兩個(gè)地之間的連接橋，然后通過(guò)該連接橋布線(xiàn)。這樣，在每一個(gè)信號(hào)線(xiàn)的下方都能夠提供一個(gè)直接的電流回流路徑，從而使形成的環(huán)路面積很小。
采用光隔離器件或變壓器也能實(shí)現(xiàn)信號(hào)跨越分割間隙。對(duì)于前者，跨越分割間隙的是光信號(hào)；在采用變壓器的情況下，跨越分割間隙的是磁場(chǎng)。還有一種可行的辦法是采用差分信號(hào)：信號(hào)從一條線(xiàn)流入從另外一條信號(hào)線(xiàn)返回，這種情況下，不需要地作為回流路徑。
要深入探討數(shù)字信號(hào)對(duì)模擬信號(hào)的干擾必須先了解高頻電流的特性。高頻電流總是選擇阻抗最小(電感最低)，直接位于信號(hào)下方的路徑，因此返回電流會(huì)流過(guò)鄰近的電路層，而無(wú)論這個(gè)臨近層是電源層還是地線(xiàn)層。
在實(shí)際工作中一般傾向于使用統(tǒng)一地，而將PCB分區(qū)為模擬部分和數(shù)字部分。模擬信號(hào)在電路板所有層的模擬區(qū)內(nèi)布線(xiàn)，而數(shù)字信號(hào)在數(shù)字電路區(qū)內(nèi)布線(xiàn)。在這種情況下，數(shù)字信號(hào)返回電流不會(huì)流入到模擬信號(hào)的地。
只有將數(shù)字信號(hào)布線(xiàn)在電路板的模擬部分之上或者將模擬信號(hào)布線(xiàn)在電路板的數(shù)字部分之上時(shí)，才會(huì)出現(xiàn)數(shù)字信號(hào)對(duì)模擬信號(hào)的干擾。出現(xiàn)這種問(wèn)題并不是因?yàn)闆](méi)有分割地，真正的原因是數(shù)字信號(hào)的布線(xiàn)不適當(dāng)。
PCB設(shè)計(jì)采用統(tǒng)一地，通過(guò)數(shù)字電路和模擬電路分區(qū)以及合適的信號(hào)布線(xiàn)，通?？梢越鉀Q一些比較困難的布局布線(xiàn)問(wèn)題，同時(shí)也不會(huì)產(chǎn)生因地分割帶來(lái)的一些潛在的麻煩。在這種情況下，元器件的布局和分區(qū)就成為決定設(shè)計(jì)優(yōu)劣的關(guān)鍵。如果布局布線(xiàn)合理，數(shù)字地電流將限制在電路板的數(shù)字部分，不會(huì)干擾模擬信號(hào)。對(duì)于這樣的布線(xiàn)必須仔細(xì)地檢查和核對(duì)，要保證百分之百遵守布線(xiàn)規(guī)則。否則，一條信號(hào)線(xiàn)走線(xiàn)不當(dāng)就會(huì)徹底破壞一個(gè)本來(lái)非常不錯(cuò)的電路板。
在將A/D轉(zhuǎn)換器的模擬地和數(shù)字地管腳連接在一起時(shí)，大多數(shù)的A/D轉(zhuǎn)換器廠(chǎng)商會(huì)建議：將AGND和DGND管腳通過(guò)最短的引線(xiàn)連接到同一個(gè)低阻抗的地上(注：因?yàn)榇蠖鄶?shù)A/D轉(zhuǎn)換器芯片內(nèi)部沒(méi)有將模擬地和數(shù)字地連接在一起，必須通過(guò)外部管腳實(shí)現(xiàn)模擬和數(shù)字地的連接)，任何與DGND連接的外部阻抗都會(huì)通過(guò)寄生電容將更多的數(shù)字噪聲耦合到IC內(nèi)部的模擬電路上。按照這個(gè)建議，需要把A/D轉(zhuǎn)換器的AGND和DGND管腳都連接到模擬地上，但這種方法會(huì)產(chǎn)生諸如數(shù)字信號(hào)去耦電容的接地端應(yīng)該接到模擬地還是數(shù)字地的問(wèn)題。
如果系統(tǒng)僅有一個(gè)A/D轉(zhuǎn)換器，上面的問(wèn)題就很容易解決。如圖3中所示，將地分割開(kāi)，在A/D轉(zhuǎn)換器下面把模擬地和數(shù)字地部分連接在一起。采取該方法時(shí)，必須保證兩個(gè)地之間的連接橋?qū)挾扰cIC等寬，并且任何信號(hào)線(xiàn)都不能跨越分割間隙。
如果系統(tǒng)中A/D轉(zhuǎn)換器較多，例如10個(gè)A/D轉(zhuǎn)換器怎樣連接呢？如果在每一個(gè)A/D轉(zhuǎn)換器的下面都將模擬地和數(shù)字地連接在一起，則產(chǎn)生多點(diǎn)相連，模擬地和數(shù)字地之間的隔離就毫無(wú)意義。而如果不這樣連接，就違反了廠(chǎng)商的要求。
最好的辦法是開(kāi)始時(shí)就用統(tǒng)一地。如圖4所示，將統(tǒng)一的地分為模擬部分和數(shù)字部分。這樣的布局布線(xiàn)既滿(mǎn)足了IC器件廠(chǎng)商對(duì)模擬地和數(shù)字地管腳低阻抗連接的要求，同時(shí)又不會(huì)形成環(huán)路天線(xiàn)或偶極天線(xiàn)而產(chǎn)生EMC問(wèn)題。
如果對(duì)混合信號(hào)PCB設(shè)計(jì)采用統(tǒng)一地的做法心存疑慮，可以采用地線(xiàn)層分割的方法對(duì)整個(gè)電路板布局布線(xiàn)，在設(shè)計(jì)時(shí)注意盡量使電路板在后邊實(shí)驗(yàn)時(shí)易于用間距小于1/2英寸的跳線(xiàn)或0歐姆電阻將分割地連接在一起。注意分區(qū)和布線(xiàn)，確保在所有的層上沒(méi)有數(shù)字信號(hào)線(xiàn)位于模擬部分之上，也沒(méi)有任何模擬信號(hào)線(xiàn)位于數(shù)字部分之上。而且，任何信號(hào)線(xiàn)都不能跨越地間隙或是分割電源之間的間隙。要測(cè)試該電路板的功能和EMC性能，然后將兩個(gè)地通過(guò)0歐姆電阻或跳線(xiàn)連接在一起，重新測(cè)試該電路板的功能和EMC性能。比較測(cè)試結(jié)果，會(huì)發(fā)現(xiàn)幾乎在所有的情況下，統(tǒng)一地的方案在功能和EMC性能方面比分割地更優(yōu)越。
在以下三種情況可以用到這種方法：一些醫(yī)療設(shè)備要求在與病人連接的電路和系統(tǒng)之間的漏電流很低；一些工業(yè)過(guò)程控制設(shè)備的輸出可能連接到噪聲很大而且功率高的機(jī)電設(shè)備上；另外一種情況就是在PCB的布局受到特定限制時(shí)。
在混合信號(hào)PCB板上通常有獨(dú)立的數(shù)字和模擬電源，能夠而且應(yīng)該采用分割電源面。但是緊鄰電源層的信號(hào)線(xiàn)不能跨越電源之間的間隙，而所有跨越該間隙的信號(hào)線(xiàn)都必須位于緊鄰大面積地的電路層上。在有些情況下，將模擬電源以PCB連接線(xiàn)而不是一個(gè)面來(lái)設(shè)計(jì)可以避免電源面的分割問(wèn)題。
混合信號(hào)PCB設(shè)計(jì)是一個(gè)復(fù)雜的過(guò)程，設(shè)計(jì)過(guò)程要注意以下幾點(diǎn)：
1.將PCB分區(qū)為獨(dú)立的模擬部分和數(shù)字部分。
2.合適的元器件布局。
3.A/D轉(zhuǎn)換器跨分區(qū)放置。
4.不要對(duì)地進(jìn)行分割。在電路板的模擬部分和數(shù)字部分下面敷設(shè)統(tǒng)一地。
5.在電路板的所有層中，數(shù)字信號(hào)只能在電路板的數(shù)字部分布線(xiàn)。
6.在電路板的所有層中，模擬信號(hào)只能在電路板的模擬部分布線(xiàn)。
7.實(shí)現(xiàn)模擬和數(shù)字電源分割。
8.布線(xiàn)不能跨越分割電源面之間的間隙。
9.必須跨越分割電源之間間隙的信號(hào)線(xiàn)要位于緊鄰大面積地的布線(xiàn)層上。
10.分析返回地電流實(shí)際流過(guò)的路徑和方式。
11.采用正確的布線(xiàn)規(guī)則。
--------------------------------------------------------------------------------------------------------------------
第六篇 RF產(chǎn)品設(shè)計(jì)過(guò)程中降低信號(hào)耦合的PCB布線(xiàn)技巧
一輪藍(lán)牙設(shè)備、無(wú)繩電話(huà)和蜂窩電話(huà)需求高潮正促使中國(guó)電子工程師越來(lái)越關(guān)注RF電路設(shè)計(jì)技巧。RF電路板的設(shè)計(jì)是最令設(shè)計(jì)工程師感到頭疼的部分，如想一次獲得成功，仔細(xì)規(guī)劃和注重細(xì)節(jié)是必須加以高度重視的兩大關(guān)鍵設(shè)計(jì)規(guī)則。
射頻(RF)電路板設(shè)計(jì)由于在理論上還有很多不確定性，因此常被形容為一種“黑色藝術(shù)”，但這個(gè)觀點(diǎn)只有部分正確，RF電路板設(shè)計(jì)也有許多可以遵循的準(zhǔn)則和不應(yīng)該被忽視的法則。不過(guò)，在實(shí)際設(shè)計(jì)時(shí)，真正實(shí)用的技巧是當(dāng)這些準(zhǔn)則和法則因各種設(shè)計(jì)約束而無(wú)法準(zhǔn)確地實(shí)施時(shí)如何對(duì)它們進(jìn)行折衷處理。
當(dāng)然，有許多重要的RF設(shè)計(jì)課題值得討論，包括阻抗和阻抗匹配、絕緣層材料和層疊板以及波長(zhǎng)和駐波，不過(guò)，本文將集中探討與RF電路板分區(qū)設(shè)計(jì)有關(guān)的各種問(wèn)題。
今天的蜂窩電話(huà)設(shè)計(jì)以各種方式將所有的東西集成在一起，這對(duì)RF電路板設(shè)計(jì)來(lái)說(shuō)很不利?，F(xiàn)在業(yè)界競(jìng)爭(zhēng)非常激烈，人人都在找辦法用最小的尺寸和最小的成本集成最多的功能。模擬、數(shù)字和RF電路都緊密地?cái)D在一起，用來(lái)隔開(kāi)各自問(wèn)題區(qū)域的空間非常小，而且考慮到成本因素，電路板層數(shù)往往又減到最小。令人感到不可思議的是，多用途芯片可將多種功能集成在一個(gè)非常小的裸片上，而且連接外界的引腳之間排列得又非常緊密，因此RF、IF、模擬和數(shù)字信號(hào)非?？拷?，但它們通常在電氣上是不相干的。電源分配可能對(duì)設(shè)計(jì)者來(lái)說(shuō)是一個(gè)噩夢(mèng)，為了延長(zhǎng)電池壽命，電路的不同部分是根據(jù)需要而分時(shí)工作的，并由軟件來(lái)控制轉(zhuǎn)換。這意味著你可能需要為你的蜂窩電話(huà)提供5到6種工作電源。
一、RF布局概念
在設(shè)計(jì)RF布局時(shí)，有幾個(gè)總的原則必須優(yōu)先加以滿(mǎn)足：
盡可能地把高功率RF放大器(HPA)和低噪音放大器(LNA)隔離開(kāi)來(lái)，簡(jiǎn)單地說(shuō)，就是讓高功率RF發(fā)射電路遠(yuǎn)離低功率RF接收電路。如果你的PCB板上有很多物理空間，那么你可以很容易地做到這一點(diǎn)，但通常元器件很多，PCB空間較小，因而這通常是不可能的。你可以把他們放在PCB板的兩面，或者讓它們交替工作，而不是同時(shí)工作。高功率電路有時(shí)還可包括RF緩沖器和壓控制振蕩器(VCO)。
確保PCB板上高功率區(qū)至少有一整塊地，最好上面沒(méi)有過(guò)孔，當(dāng)然，銅皮越多越好。稍后，我們將討論如何根據(jù)需要打破這個(gè)設(shè)計(jì)原則，以及如何避免由此而可能引起的問(wèn)題。
芯片和電源去耦同樣也極為重要，稍后將討論實(shí)現(xiàn)這個(gè)原則的幾種方法。
RF輸出通常需要遠(yuǎn)離RF輸入，稍后我們將進(jìn)行詳細(xì)討論。
敏感的模擬信號(hào)應(yīng)該盡可能遠(yuǎn)離高速數(shù)字信號(hào)和RF信號(hào)。
二、如何進(jìn)行分區(qū)？
設(shè)計(jì)分區(qū)可以分解為物理分區(qū)和電氣分區(qū)。物理分區(qū)主要涉及元器件布局、朝向和屏蔽等問(wèn)題；電氣分區(qū)可以繼續(xù)分解為電源分配、RF走線(xiàn)、敏感電路和信號(hào)以及接地等的分區(qū)。
首先我們討論物理分區(qū)問(wèn)題。元器件布局是實(shí)現(xiàn)一個(gè)優(yōu)秀RF設(shè)計(jì)的關(guān)鍵，最有效的技術(shù)是首先固定位于RF路徑上的元器件，并調(diào)整其朝向以將RF路徑的長(zhǎng)度減到最小，使輸入遠(yuǎn)離輸出，并盡可能遠(yuǎn)地分離高功率電路和低功率電路。
最有效的電路板堆疊方法是將主接地面(主地)安排在表層下的第二層，并盡可能將RF線(xiàn)走在表層上。將RF路徑上的過(guò)孔尺寸減到最小不僅可以減少路徑電感，而且還可以減少主地上的虛焊點(diǎn)，并可減少RF能量泄漏到層疊板內(nèi)其他區(qū)域的機(jī)會(huì)。
在物理空間上，像多級(jí)放大器這樣的線(xiàn)性電路通常足以將多個(gè)RF區(qū)之間相互隔離開(kāi)來(lái)，但是雙工器、混頻器和中頻放大器/混頻器總是有多個(gè)RF/IF信號(hào)相互干擾，因此必須小心地將這一影響減到最小。RF與IF走線(xiàn)應(yīng)盡可能走十字交叉，并盡可能在它們之間隔一塊地。正確的RF路徑對(duì)整塊PCB板的性能而言非常重要，這也就是為什么元器件布局通常在蜂窩電話(huà)PCB板設(shè)計(jì)中占大部分時(shí)間的原因。
在蜂窩電話(huà)PCB板上，通?？梢詫⒌驮胍舴糯笃麟娐贩旁赑CB板的某一面，而高功率放大器放在另一面，并最終通過(guò)雙工器把它們?cè)谕幻嫔线B接到RF端和基帶處理器端的天線(xiàn)上。需要一些技巧來(lái)確保直通過(guò)孔不會(huì)把RF能量從板的一面?zhèn)鬟f到另一面，常用的技術(shù)是在兩面都使用盲孔?？梢酝ㄟ^(guò)將直通過(guò)孔安排在PCB板兩面都不受RF干擾的區(qū)域來(lái)將直通過(guò)孔的不利影響減到最小。
有時(shí)不太可能在多個(gè)電路塊之間保證足夠的隔離，在這種情況下就必須考慮采用金屬屏蔽罩將射頻能量屏蔽在RF區(qū)域內(nèi)，但金屬屏蔽罩也存在問(wèn)題，例如：自身成本和裝配成本都很貴；
外形不規(guī)則的金屬屏蔽罩在制造時(shí)很難保證高精度，長(zhǎng)方形或正方形金屬屏蔽罩又使元器件布局受到一些限制；金屬屏蔽罩不利于元器件更換和故障定位；由于金屬屏蔽罩必須焊在地上，必須與元器件保持一個(gè)適當(dāng)距離，因此需要占用寶貴的PCB板空間。
盡可能保證屏蔽罩的完整非常重要，進(jìn)入金屬屏蔽罩的數(shù)字信號(hào)線(xiàn)應(yīng)該盡可能走內(nèi)層，而且最好走線(xiàn)層的下面一層PCB是地層。RF信號(hào)線(xiàn)可以從金屬屏蔽罩底部的小缺口和地缺口處的布線(xiàn)層上走出去，不過(guò)缺口處周?chē)M可能地多布一些地，不同層上的地可通過(guò)多個(gè)過(guò)孔連在一起。
盡管有以上的問(wèn)題，但是金屬屏蔽罩非常有效，而且常常還是隔離關(guān)鍵電路的唯一解決方案。
此外，恰當(dāng)和有效的芯片電源去耦也非常重要。許多集成了線(xiàn)性線(xiàn)路的RF芯片對(duì)電源的噪音非常敏感，通常每個(gè)芯片都需要采用高達(dá)四個(gè)電容和一個(gè)隔離電感來(lái)確保濾除所有的電源噪音(見(jiàn)圖1)。
最小電容值通常取決于其自諧振頻率和低引腳電感，C4的值就是據(jù)此選擇的。C3和C2的值由于其自身引腳電感的關(guān)系而相對(duì)較大一些，從而RF去耦效果要差一些，不過(guò)它們較適合于濾除較低頻率的噪聲信號(hào)。電感L1使RF信號(hào)無(wú)法從電源線(xiàn)耦合到芯片中。記?。核械淖呔€(xiàn)都是一條潛在的既可接收也可發(fā)射RF信號(hào)的天線(xiàn)，另外將感應(yīng)的射頻信號(hào)與關(guān)鍵線(xiàn)路隔離開(kāi)也很必要。
這些去耦元件的物理位置通常也很關(guān)鍵，圖2表示了一種典型的布局方法。這幾個(gè)重要元件的布局原則是：C4要盡可能靠近IC引腳并接地，C3必須最靠近C4，C2必須最靠近C3，而且IC引腳與C4的連接走線(xiàn)要盡可能短，這幾個(gè)元件的接地端(尤其是C4)通常應(yīng)當(dāng)通過(guò)下一地層與芯片的接地引腳相連。將元件與地層相連的過(guò)孔應(yīng)該盡可能靠近PCB板上元件焊盤(pán)，最好是使用打在焊盤(pán)上的盲孔以將連接線(xiàn)電感減到最小，電感應(yīng)該靠近C1。
一塊集成電路或放大器常常帶有一個(gè)開(kāi)漏極輸出，因此需要一個(gè)上拉電感來(lái)提供一個(gè)高阻抗RF負(fù)載和一個(gè)低阻抗直流電源，同樣的原則也適用于對(duì)這一電感端的電源進(jìn)行去耦。有些芯片需要多個(gè)電源才能工作，因此你可能需要兩到三套電容和電感來(lái)分別對(duì)它們進(jìn)行去耦處理，如果該芯片周?chē)鷽](méi)有足夠空間的話(huà)，那么可能會(huì)遇到一些麻煩。
記住電感極少并行靠在一起，因?yàn)檫@將形成一個(gè)空芯變壓器并相互感應(yīng)產(chǎn)生干擾信號(hào)，因此它們之間的距離至少要相當(dāng)于其中一個(gè)器件的高度，或者成直角排列以將其互感減到最小。
電氣分區(qū)原則大體上與物理分區(qū)相同，但還包含一些其它因素。現(xiàn)代蜂窩電話(huà)的某些部分采用不同工作電壓，并借助軟件對(duì)其進(jìn)行控制，以延長(zhǎng)電池工作壽命。這意味著蜂窩電話(huà)需要運(yùn)行多種電源，而這給隔離帶來(lái)了更多的問(wèn)題。電源通常從連接器引入，并立即進(jìn)行去耦處理以濾除任何來(lái)自線(xiàn)路板外部的噪聲，然后再經(jīng)過(guò)一組開(kāi)關(guān)或穩(wěn)壓器之后對(duì)其進(jìn)行分配。
蜂窩電話(huà)里大多數(shù)電路的直流電流都相當(dāng)小，因此走線(xiàn)寬度通常不是問(wèn)題，不過(guò)，必須為高功率放大器的電源單獨(dú)走一條盡可能寬的大電流線(xiàn)，以將傳輸壓降減到最低。為了避免太多電流損耗，需要采用多個(gè)過(guò)孔來(lái)將電流從某一層傳遞到另一層。此外，如果不能在高功率放大器的電源引腳端對(duì)它進(jìn)行充分的去耦，那么高功率噪聲將會(huì)輻射到整塊板上，并帶來(lái)各種各樣的問(wèn)題。高功率放大器的接地相當(dāng)關(guān)鍵，并經(jīng)常需要為其設(shè)計(jì)一個(gè)金屬屏蔽罩。
在大多數(shù)情況下，同樣關(guān)鍵的是確保RF輸出遠(yuǎn)離RF輸入。這也適用于放大器、緩沖器和濾波器。在最壞情況下，如果放大器和緩沖器的輸出以適當(dāng)?shù)南辔缓驼穹答伒剿鼈兊妮斎攵?，那么它們就有可能產(chǎn)生自激振蕩。在最好情況下，它們將能在任何溫度和電壓條件下穩(wěn)定地工作。實(shí)際上，它們可能會(huì)變得不穩(wěn)定，并將噪音和互調(diào)信號(hào)添加到RF信號(hào)上。
如果射頻信號(hào)線(xiàn)不得不從濾波器的輸入端繞回輸出端，這可能會(huì)嚴(yán)重?fù)p害濾波器的帶通特性。為了使輸入和輸出得到良好的隔離，首先必須在濾波器周?chē)家蝗Φ?，其次濾波器下層區(qū)域也要布一塊地，并與圍繞濾波器的主地連接起來(lái)。把需要穿過(guò)濾波器的信號(hào)線(xiàn)盡可能遠(yuǎn)離濾波器引腳也是個(gè)好方法。此外，整塊板上各個(gè)地方的接地都要十分小心，否則你可能會(huì)在不知不覺(jué)之中引入一條你不希望發(fā)生的耦合通道。圖3詳細(xì)說(shuō)明了這一接地辦法。
有時(shí)可以選擇走單端或平衡RF信號(hào)線(xiàn)，有關(guān)交叉干擾和EMC/EMI的原則在這里同樣適用。平衡RF信號(hào)線(xiàn)如果走線(xiàn)正確的話(huà)，可以減少噪聲和交叉干擾，但是它們的阻抗通常比較高，而且要保持一個(gè)合理的線(xiàn)寬以得到一個(gè)匹配信號(hào)源、走線(xiàn)和負(fù)載的阻抗，實(shí)際布線(xiàn)可能會(huì)有一些困難。
緩沖器可以用來(lái)提高隔離效果，因?yàn)樗砂淹粋€(gè)信號(hào)分為兩個(gè)部分，并用于驅(qū)動(dòng)不同的電路，特別是本振可能需要緩沖器來(lái)驅(qū)動(dòng)多個(gè)混頻器。當(dāng)混頻器在RF頻率處到達(dá)共模隔離狀態(tài)時(shí)，它將無(wú)法正常工作。緩沖器可以很好地隔離不同頻率處的阻抗變化，從而電路之間不會(huì)相互干擾。
緩沖器對(duì)設(shè)計(jì)的幫助很大，它們可以緊跟在需要被驅(qū)動(dòng)電路的后面，從而使高功率輸出走線(xiàn)非常短，由于緩沖器的輸入信號(hào)電平比較低，因此它們不易對(duì)板上的其它電路造成干擾。
還有許多非常敏感的信號(hào)和控制線(xiàn)需要特別注意，但它們超出了本文探討的范圍，因此本文僅略作論述，不再進(jìn)行詳細(xì)說(shuō)明。
壓控振蕩器(VCO)可將變化的電壓轉(zhuǎn)換為變化的頻率，這一特性被用于高速頻道切換，但它們同樣也將控制電壓上的微量噪聲轉(zhuǎn)換為微小的頻率變化，而這就給RF信號(hào)增加了噪聲?？偟膩?lái)說(shuō)，在這一級(jí)以后你再也沒(méi)有辦法從RF輸出信號(hào)中將噪聲去掉。那么困難在哪里呢？首先，控制線(xiàn)的期望頻寬范圍可能從DC直到2MHz，而通過(guò)濾波來(lái)去掉這么寬頻帶的噪聲幾乎是不可能的；其次，VCO控制線(xiàn)通常是一個(gè)控制頻率的反饋回路的一部分，它在很多地方都有可能引入噪聲，因此必須非常小心處理VCO控制線(xiàn)。
要確保RF走線(xiàn)下層的地是實(shí)心的，而且所有的元器件都牢固地連到主地上，并與其它可能帶來(lái)噪聲的走線(xiàn)隔離開(kāi)來(lái)。此外，要確保VCO的電源已得到充分去耦，由于VCO的RF輸出往往是一個(gè)相對(duì)較高的電平，VCO輸出信號(hào)很容易干擾其它電路，因此必須對(duì)VCO加以特別注意。事實(shí)上，VCO往往布放在RF區(qū)域的末端，有時(shí)它還需要一個(gè)金屬屏蔽罩。
諧振電路(一個(gè)用于發(fā)射機(jī)，另一個(gè)用于接收機(jī))與VCO有關(guān)，但也有它自己的特點(diǎn)。簡(jiǎn)單地講，諧振電路是一個(gè)帶有容性二極管的并行諧振電路，它有助于設(shè)置VCO工作頻率和將語(yǔ)音或數(shù)據(jù)調(diào)制到RF信號(hào)上。
所有VCO的設(shè)計(jì)原則同樣適用于諧振電路。由于諧振電路含有數(shù)量相當(dāng)多的元器件、板上分布區(qū)域較寬以及通常運(yùn)行在一個(gè)很高的RF頻率下，因此諧振電路通常對(duì)噪聲非常敏感。信號(hào)通常排列在芯片的相鄰腳上，但這些信號(hào)引腳又需要與相對(duì)較大的電感和電容配合才能工作，這反過(guò)來(lái)要求這些電感和電容的位置必須靠得很近，并連回到一個(gè)對(duì)噪聲很敏感的控制環(huán)路上。要做到這點(diǎn)是不容易的。
自動(dòng)增益控制(AGC)放大器同樣是一個(gè)容易出問(wèn)題的地方，不管是發(fā)射還是接收電路都會(huì)有AGC放大器。AGC放大器通常能有效地濾掉噪聲，不過(guò)由于蜂窩電話(huà)具備處理發(fā)射和接收信號(hào)強(qiáng)度快速變化的能力，因此要求AGC電路有一個(gè)相當(dāng)寬的帶寬，而這使某些關(guān)鍵電路上的AGC放大器很容易引入噪聲。
設(shè)計(jì)AGC線(xiàn)路必須遵守良好的模擬電路設(shè)計(jì)技術(shù)，而這跟很短的運(yùn)放輸入引腳和很短的反饋路徑有關(guān)，這兩處都必須遠(yuǎn)離RF、IF或高速數(shù)字信號(hào)走線(xiàn)。同樣，良好的接地也必不可少，而且芯片的電源必須得到良好的去耦。如果必須要在輸入或輸出端走一根長(zhǎng)線(xiàn)，那么最好是在輸出端，通常輸出端的阻抗要低得多，而且也不容易感應(yīng)噪聲。通常信號(hào)電平越高，就越容易把噪聲引入到其它電路。
在所有PCB設(shè)計(jì)中，盡可能將數(shù)字電路遠(yuǎn)離模擬電路是一條總的原則，它同樣也適用于RF PCB設(shè)計(jì)。公共模擬地和用于屏蔽和隔開(kāi)信號(hào)線(xiàn)的地通常是同等重要的，問(wèn)題在于如果沒(méi)有預(yù)見(jiàn)和事先仔細(xì)的計(jì)劃，每次你能在這方面所做的事都很少。因此在設(shè)計(jì)早期階段，仔細(xì)的計(jì)劃、考慮周全的元器件布局和徹底的布局評(píng)估都非常重要，由于疏忽而引起的設(shè)計(jì)更改將可能導(dǎo)致一個(gè)即將完成的設(shè)計(jì)又必須推倒重來(lái)。這一因疏忽而導(dǎo)致的嚴(yán)重后果，無(wú)論如何對(duì)你的個(gè)人事業(yè)發(fā)展來(lái)說(shuō)不是一件好事。
同樣應(yīng)使RF線(xiàn)路遠(yuǎn)離模擬線(xiàn)路和一些很關(guān)鍵的數(shù)字信號(hào)，所有的RF走線(xiàn)、焊盤(pán)和元件周?chē)鷳?yīng)盡可能多填接地銅皮，并盡可能與主地相連。類(lèi)似面包板的微型過(guò)孔構(gòu)造板在RF線(xiàn)路開(kāi)發(fā)階段很有用，如果你選用了構(gòu)造板，那么你毋須花費(fèi)任何開(kāi)銷(xiāo)就可隨意使用很多過(guò)孔，否則在普通PCB板上鉆孔將會(huì)增加開(kāi)發(fā)成本，而這在大批量生產(chǎn)時(shí)會(huì)增加成本。
如果RF走線(xiàn)必須穿過(guò)信號(hào)線(xiàn)，那么盡量在它們之間沿著RF走線(xiàn)布一層與主地相連的地。如果不可能的話(huà)，一定要保證它們是十字交叉的，這可將容性耦合減到最小，同時(shí)盡可能在每根RF走線(xiàn)周?chē)嗖家恍┑?，并把它們連到主地。此外，將并行RF走線(xiàn)之間的距離減到最小可以將感性耦合減到最小。
一個(gè)實(shí)心的整塊接地面直接放在表層下第一層時(shí)，隔離效果最好，盡管小心一點(diǎn)設(shè)計(jì)時(shí)其它的做法也管用。我曾試過(guò)把接地面分成幾塊來(lái)隔離模擬、數(shù)字和RF線(xiàn)路，但我從未對(duì)結(jié)果感到滿(mǎn)意過(guò)，因?yàn)樽罱K總是有一些高速信號(hào)線(xiàn)要穿過(guò)這些分開(kāi)的地，這不是一件好事。
在PCB板的每一層，應(yīng)布上盡可能多的地，并把它們連到主地面。盡可能把走線(xiàn)靠在一起以增加內(nèi)部信號(hào)層和電源分配層的地塊數(shù)量，并適當(dāng)調(diào)整走線(xiàn)以便你能將地連接過(guò)孔布置到表層上的隔離地塊。應(yīng)當(dāng)避免在PCB各層上生成游離地，因?yàn)樗鼈儠?huì)像一個(gè)小天線(xiàn)那樣拾取或注入噪音。在大多數(shù)情況下，如果你不能把它們連到主地，那么你最好把它們?nèi)サ簟?br>
本文小結(jié)
在拿到一張工程更改單(ECO)時(shí)，要冷靜，不要輕易消除你所有辛辛苦苦才完成的工作。一張ECO很輕易使你的工作陷入混亂，不管需要做的修改是多么的微小。當(dāng)你必須在某個(gè)時(shí)間段里完成一份工作時(shí)，你很容易就會(huì)忘記一些關(guān)鍵的東西，更不用說(shuō)要作出更改了。
不論是不是“黑色藝術(shù)”，遵守一些基本的RF設(shè)計(jì)規(guī)則和留意一些優(yōu)秀的設(shè)計(jì)實(shí)例將可幫助你完成RF設(shè)計(jì)工作。成功的RF設(shè)計(jì)必須仔細(xì)注意整個(gè)設(shè)計(jì)過(guò)程中每個(gè)步驟及每個(gè)細(xì)節(jié)才有可能實(shí)現(xiàn)，這意味著必須在設(shè)計(jì)開(kāi)始階段就要進(jìn)行徹底的、仔細(xì)的規(guī)劃，并對(duì)每個(gè)設(shè)計(jì)步驟的工作進(jìn)展進(jìn)行全面持續(xù)地評(píng)估。
模擬電路的工作依賴(lài)連續(xù)變化的電流和電壓。數(shù)字電路的工作依賴(lài)在接收端根據(jù)預(yù)先定義的電壓電平或門(mén)限對(duì)高電平或低電平的檢測(cè)，它相當(dāng)于判斷邏輯狀態(tài)的“真”或“假”。在數(shù)字電路的高電平和低電平之間，存在“灰色”區(qū)域，在此區(qū)域數(shù)字電路有時(shí)表現(xiàn)出模擬效應(yīng)，例如當(dāng)從低電平向高電平(狀態(tài))跳變時(shí)，如果數(shù)字信號(hào)跳變的速度足夠快，則將產(chǎn)生過(guò)沖和回鈴反射現(xiàn)象。
對(duì)于現(xiàn)代板極設(shè)計(jì)來(lái)說(shuō)，混合信號(hào)PCB的概念比較模糊，這是因?yàn)榧词乖诩兇獾摹皵?shù)字”器件中，仍然存在模擬電路和模擬效應(yīng)。因此，在設(shè)計(jì)初期，為了可靠實(shí)現(xiàn)嚴(yán)格的時(shí)序分配，必須對(duì)模擬效應(yīng)進(jìn)行仿真。實(shí)際上，除了通信產(chǎn)品必須具備無(wú)故障持續(xù)工作數(shù)年的可靠性之外，大量生產(chǎn)的低成本/高性能消費(fèi)類(lèi)產(chǎn)品中特別需要對(duì)模擬效應(yīng)進(jìn)行仿真。
現(xiàn)代混合信號(hào)PCB設(shè)計(jì)的另一個(gè)難點(diǎn)是不同數(shù)字邏輯的器件越來(lái)越多，比如GTL、LVTTL、LVCMOS及LVDS邏輯，每種邏輯電路的邏輯門(mén)限和電壓擺幅都不同，但是，這些不同邏輯門(mén)限和電壓擺幅的電路必須共同設(shè)計(jì)在一塊PCB上。在此，通過(guò)透徹分析高密度、高性能、混合信號(hào)PCB的布局和布線(xiàn)設(shè)計(jì)，你可以掌握成功策略和技術(shù)。
一、混合信號(hào)電路布線(xiàn)基礎(chǔ)
當(dāng)數(shù)字和模擬電路在同一塊板卡上共享相同的元件時(shí)，電路的布局及布線(xiàn)必須講究方法。圖1所示的矩陣對(duì)混合信號(hào)PCB的設(shè)計(jì)規(guī)劃有幫助。只有揭示數(shù)字和模擬電路的特性，才能在實(shí)際布局和布線(xiàn)中達(dá)到要求的PCB設(shè)計(jì)目標(biāo)。
圖1：模擬和數(shù)字電路：混合信號(hào)設(shè)計(jì)的兩個(gè)方面
在混合信號(hào)PCB設(shè)計(jì)中，對(duì)電源走線(xiàn)有特別的要求并且要求模擬噪聲和數(shù)字電路噪聲相互隔離以避免噪聲耦合，這樣一來(lái)布局和布線(xiàn)的復(fù)雜性就增加了。對(duì)電源傳輸線(xiàn)的特殊需求以及隔離模擬和數(shù)字電路之間噪聲耦合的要求，使混合信號(hào)PCB的布局和布線(xiàn)的復(fù)雜性進(jìn)一步增加。
如果將A/D轉(zhuǎn)換器中模擬放大器的電源和A/D轉(zhuǎn)換器的數(shù)字電源接在一起，則很有可能造成模擬部分和數(shù)字部分電路的相互影響?；蛟S，由于輸入/輸出連接器位置的緣故，布局方案必須把數(shù)字和模擬電路的布線(xiàn)混合在一起。
在布局和布線(xiàn)之前，工程師要弄清楚布局和布線(xiàn)方案的基本弱點(diǎn)。即使存在虛假判斷，大部分工程師傾向利用布局和布線(xiàn)信息來(lái)識(shí)別潛在的電氣影響。
二、現(xiàn)代混合信號(hào)PCB的布局和布線(xiàn)
下面將通過(guò)OC48接口卡的設(shè)計(jì)來(lái)闡述混合信號(hào)PCB 布局和布線(xiàn)的技術(shù)。OC48代表光載波標(biāo)準(zhǔn)48，基本上面向2.5Gb串行光通訊，它是現(xiàn)代通訊設(shè)備中高容量光通訊標(biāo)準(zhǔn)的一種。OC48接口卡包含若干典型混合信號(hào)PCB的布局和布線(xiàn)問(wèn)題，其布局和布線(xiàn)過(guò)程將指明解決混合信號(hào)PCB布局方案的順序和步驟。
圖2：OC48接口卡的邏輯
如圖2所示，OC48卡包含一個(gè)實(shí)現(xiàn)光信號(hào)和模擬電信號(hào)雙向轉(zhuǎn)換的光收發(fā)器。模擬信號(hào)輸入或輸出數(shù)字信號(hào)處理器，DSP將這些模擬信號(hào)轉(zhuǎn)換為數(shù)字邏輯電平，從而可與微處理器、可編程門(mén)陣列以及在OC48卡上的DSP和微處理器的系統(tǒng)接口電路相連接。獨(dú)立的鎖相環(huán)、電源濾波器和本地參考電壓源也集成在一起。
其中，微處理器是一個(gè)多電源器件，主電源為2V，3.3V的I/O信號(hào)電源由板上其他數(shù)字器件共享。獨(dú)立數(shù)字時(shí)鐘源為OC48 I/O、微處理器和系統(tǒng)I/O提供時(shí)鐘。
經(jīng)過(guò)檢查不同功能電路塊的布局和布線(xiàn)要求，初步建議采用12層板，如圖3所示。微帶和帶狀線(xiàn)層的配置可以安全地減少鄰近走線(xiàn)層的耦合并改善阻抗控制。第一層和第二層之間設(shè)置接地層，將把敏感的模擬參考源、CPU核和PLL濾波器電源的布線(xiàn)與在第一層的微處理器和DSP器件相隔離。電源和接地層總是成對(duì)出現(xiàn)的，與OC48卡上為共享3.3V電源層所做的一樣。這樣將降低電源和地之間的阻抗，從而減少電源信號(hào)上的噪聲。
要避免在鄰近電源層的地方走數(shù)字時(shí)鐘線(xiàn)和高頻模擬信號(hào)線(xiàn)，否則，電源信號(hào)的噪聲將耦合到敏感的模擬信號(hào)之中。
要根據(jù)數(shù)字信號(hào)布線(xiàn)的需要，仔細(xì)考慮利用電源和模擬接地層的開(kāi)口(split)，特別是在混合信號(hào)器件的輸入和輸出端。在鄰近信號(hào)層穿過(guò)一開(kāi)口走線(xiàn)會(huì)造成阻抗不連續(xù)和不良的傳輸線(xiàn)回路。這些都會(huì)造成信號(hào)質(zhì)量、時(shí)序和EMI問(wèn)題。
有時(shí)增加若干接地層，或在一個(gè)器件下面為本地電源層或接地層使用若干外圍層，就可以取消開(kāi)口并避免出現(xiàn)上述問(wèn)題，在OC48接口卡上就采用了多個(gè)接地層。保持開(kāi)口層和布線(xiàn)層位置的層疊對(duì)稱(chēng)可以避免卡變形并簡(jiǎn)化制作過(guò)程。由于1盎司覆銅板耐大電流的能力強(qiáng)，3.3V電源層和對(duì)應(yīng)的接地層要采用1盎司覆銅板，其它層可以采用0.5盎司覆銅板，這樣，可以降低暫態(tài)高電流或尖峰期間引起的電壓波動(dòng)。
如果你從接地層往上設(shè)計(jì)一個(gè)復(fù)雜的系統(tǒng)，應(yīng)采用0.093英寸和0.100英寸厚度的卡以支撐布線(xiàn)層及接地隔離層?？ǖ暮穸冗€必須根據(jù)過(guò)孔焊盤(pán)和孔的布線(xiàn)特征尺寸調(diào)整，以便使鉆孔直徑與成品卡厚度的寬高比不超過(guò)制造商提供的金屬化孔的寬高比。
如果要用最少的布線(xiàn)層數(shù)設(shè)計(jì)一個(gè)低成本、高產(chǎn)量的商業(yè)產(chǎn)品，則在布局或布線(xiàn)之前，要仔細(xì)考慮混合信號(hào)PCB上所有特殊電源的布線(xiàn)細(xì)節(jié)。在開(kāi)始布局和布線(xiàn)之前，要讓目標(biāo)制造商復(fù)查初步的分層方案?；旧弦鶕?jù)成品的厚度、層數(shù)、銅的重量、阻抗(帶容差)和最小的過(guò)孔焊盤(pán)和孔的尺寸來(lái)分層，制造商應(yīng)該書(shū)面提供分層建議。
建議中要包含所有受控阻抗帶狀線(xiàn)和微帶線(xiàn)的配置實(shí)例。要將你對(duì)阻抗的預(yù)測(cè)與制造商對(duì)阻抗的結(jié)合起來(lái)考慮，然后，利用這些阻抗預(yù)測(cè)可以驗(yàn)證用于開(kāi)發(fā)CAD布線(xiàn)規(guī)則的仿真工具中的信號(hào)布線(xiàn)特性。
三、OC48卡的布局
在光收發(fā)器和DSP之間的高速模擬信號(hào)對(duì)外部噪聲非常敏感。同樣，所有特殊電源和參考電壓電路也使該卡的模擬和數(shù)字電源傳輸電路之間產(chǎn)生大量的耦合。有時(shí)，受機(jī)殼形狀的限制，不得不設(shè)計(jì)高密度板卡。由于外部光纜接入卡的方位和光收發(fā)器部分元件尺寸較高，使收發(fā)器在卡中的位置很大程度上被固定死。系統(tǒng)I/O連接器位置和信號(hào)分配也是固定的。這是布局之前必須完成的基礎(chǔ)工作(見(jiàn)圖4)。
與大多數(shù)成功的高密度模擬布局和布線(xiàn)方案一樣，布局要滿(mǎn)足布線(xiàn)的要求，布局和布線(xiàn)的要求必須互相兼顧。對(duì)一塊混合信號(hào)PCB的模擬部分和2V工作電壓的本地CPU內(nèi)核，不推薦采用“先布局后布線(xiàn)”的方法。對(duì)OC48卡來(lái)說(shuō)，DSP模擬電路部分包含有模擬參考電壓和模擬電源旁路電容的部分應(yīng)首先互動(dòng)布線(xiàn)。完成布線(xiàn)后，具有模擬元件和布線(xiàn)的整個(gè)DSP要放到距離光收發(fā)器足夠近的地方，充分保證高速模擬差分信號(hào)到DSP的布線(xiàn)長(zhǎng)度最短、彎曲和過(guò)孔最少。差分布局和布線(xiàn)的對(duì)稱(chēng)性將減少共模噪聲的影響。但是，在布線(xiàn)之前很難預(yù)測(cè)布局的最佳方案(見(jiàn)圖5)。
要向芯片分銷(xiāo)商咨詢(xún)PCB排板的設(shè)計(jì)指南。在按照指南設(shè)計(jì)之前，要與分銷(xiāo)商的應(yīng)用工程師充分交流。許多芯片分銷(xiāo)商對(duì)提供高質(zhì)量的布板建議有嚴(yán)格的時(shí)間限制。有時(shí)，他們提供的解決方案對(duì)于使用該器件的“一級(jí)客戶(hù)”是可行的。在信號(hào)完整性(SI)設(shè)計(jì)領(lǐng)域，新器件的信號(hào)完整性設(shè)計(jì)特別重要。根據(jù)分銷(xiāo)商的基本指南并與封裝中每條電源和接地引腳的特定要求相結(jié)合，就可以開(kāi)始對(duì)集成了DSP和微處理器的OC48卡布局布線(xiàn)。
高頻模擬部分的位置和布線(xiàn)確定后，就可以按照框圖中所示的分組方法放置其余的數(shù)字電路。要注意仔細(xì)設(shè)計(jì)下列電路：對(duì)模擬信號(hào)靈敏度高的CPU中PLL電源濾波電路的位置；本地CPU內(nèi)核電壓調(diào)整器；用于“數(shù)字”微處理器的參考電壓電路。
數(shù)字布線(xiàn)的電氣和制造準(zhǔn)則規(guī)范此時(shí)才可以恰當(dāng)?shù)貞?yīng)用到設(shè)計(jì)之中。前述對(duì)高速數(shù)字總線(xiàn)和時(shí)鐘信號(hào)的信號(hào)完整性的設(shè)計(jì)，揭示出一些對(duì)處理器總線(xiàn)、平衡Ts及某些時(shí)鐘信號(hào)布線(xiàn)的時(shí)滯匹配的特殊布線(xiàn)拓?fù)湟?。但是你或許不知道，也有人提出更新的建議，即增加若干端接電阻。
在解決問(wèn)題的過(guò)程中，布板階段做一些調(diào)整是當(dāng)然的事。但是，在開(kāi)始布線(xiàn)之前，很重要的一步是按照布局方案驗(yàn)證數(shù)字部分的時(shí)序。此時(shí)此刻，對(duì)板卡進(jìn)行完整DFM/DFT布局復(fù)查將有助于確保該卡滿(mǎn)足客戶(hù)的需要。
四、OC48卡的數(shù)字布線(xiàn)
對(duì)于數(shù)字器件電源線(xiàn)和混合信號(hào)DSP的數(shù)字部分，數(shù)字布線(xiàn)要從SMD出路圖(escape patterns)開(kāi)始。要采用裝配工藝允許的最短和最寬的印制線(xiàn)。對(duì)于高頻器件來(lái)說(shuō)，電源的印制線(xiàn)相當(dāng)于小電感，它將惡化電源噪聲，使模擬和數(shù)字電路之間產(chǎn)生不期望的耦合。電源印制線(xiàn)越長(zhǎng)，電感越大。
采用數(shù)字旁路電容可以得到最佳的布局和布線(xiàn)方案。簡(jiǎn)言之，根據(jù)需要微調(diào)旁路電容的位置，使之安裝方便并分布在數(shù)字部件和混合信號(hào)器件數(shù)字部分的周?chē)?。要采用同樣的“最短和最寬的走線(xiàn)”方法對(duì)旁路電容出路圖進(jìn)行布線(xiàn)。
當(dāng)電源分支要穿過(guò)連續(xù)的平面時(shí)(如OC48接口卡上的3.3V電源層)，則電源引腳和旁路電容本身不必共享相同的出口圖，就可以得到最低的電感和ESR旁路。在OC48接口卡這樣的混合信號(hào)PCB上，要特別注意電源分支的布線(xiàn)。記住，要在整個(gè)卡上以矩陣排列的形式放置額外的旁路電容，即使在無(wú)源器件附近也要放置 (見(jiàn)圖6)。
電源出路圖確定之后，就可以開(kāi)始自動(dòng)布線(xiàn)。OC48卡上的ATE測(cè)試觸點(diǎn)要在邏輯設(shè)計(jì)時(shí)定義。要確保ATE接觸到100%的節(jié)點(diǎn)。為了以0.070英寸的最小ATE測(cè)試探頭實(shí)現(xiàn)ATE測(cè)試，必須保留引出過(guò)孔(breakout via)的位置，以保證電源層不會(huì)被過(guò)孔的反面焊盤(pán)(antipads)交叉所隔斷。
如果要采用一個(gè)電源和接地層開(kāi)口(split)方案，應(yīng)在平行于開(kāi)口的鄰近布線(xiàn)層上選擇偏移層(layer bias)。在鄰近層上按該開(kāi)口區(qū)域的周長(zhǎng)定義禁止布線(xiàn)區(qū)，防止布線(xiàn)進(jìn)入。如果布線(xiàn)必須穿過(guò)開(kāi)口區(qū)域到另一層，應(yīng)確保與布線(xiàn)相鄰的另一層為連續(xù)的接地層。這將減少反射路徑。讓旁路電容跨過(guò)開(kāi)口的電源層對(duì)一些數(shù)字信號(hào)的布板有好處，但不推薦在數(shù)字和模擬電源層之間進(jìn)行橋接，這是因?yàn)樵肼晻?huì)通過(guò)旁路電容互相耦合。
若干最新的自動(dòng)布線(xiàn)應(yīng)用程序能夠?qū)Ω呙芏榷鄬訑?shù)字電路進(jìn)行布線(xiàn)。初步布線(xiàn)階段要在SMD出口中使用0.050英寸大尺寸過(guò)孔間距和考慮所使用的封裝類(lèi)型，后續(xù)布線(xiàn)階段要容許過(guò)孔的位置互相靠得比較近，這樣所有工具都能實(shí)現(xiàn)最高的布通率和最低的過(guò)孔數(shù)。由于OC48處理器總線(xiàn)采用一種改進(jìn)的星形拓?fù)浣Y(jié)構(gòu)，在自動(dòng)布線(xiàn)時(shí)其優(yōu)先級(jí)最高(見(jiàn)圖7)。
總結(jié)
OC48卡布板完成之后要進(jìn)行信號(hào)完整性核查和時(shí)序仿真。仿真證明布線(xiàn)指導(dǎo)達(dá)到預(yù)期的要求并改善了第二層總線(xiàn)的時(shí)序指標(biāo)。最后進(jìn)行設(shè)計(jì)規(guī)則檢查、最終制造的復(fù)查、光罩和復(fù)查并簽發(fā)給制造者，則布板任務(wù)才正式結(jié)束
第二篇 分區(qū)設(shè)計(jì)
摘要：混合信號(hào)電路PCB的設(shè)計(jì)很復(fù)雜，元器件的布局、布線(xiàn)以及電源和地線(xiàn)的處理將直接影響到電路性能和電磁兼容性能。本文介紹的地和電源的分區(qū)設(shè)計(jì)能優(yōu)化混合信號(hào)電路的性能。
如何降低數(shù)字信號(hào)和模擬信號(hào)間的相互干擾呢？在設(shè)計(jì)之前必須了解電磁兼容(EMC)的兩個(gè)基本原則：第一個(gè)原則是盡可能減小電流環(huán)路的面積；第二個(gè)原則是系統(tǒng)只采用一個(gè)參考面。相反，如果系統(tǒng)存在兩個(gè)參考面，就可能形成一個(gè)偶極天線(xiàn)(注：小型偶極天線(xiàn)的輻射大小與線(xiàn)的長(zhǎng)度、流過(guò)的電流大小以及頻率成正比)；而如果信號(hào)不能通過(guò)盡可能小的環(huán)路返回，就可能形成一個(gè)大的環(huán)狀天線(xiàn)(注：小型環(huán)狀天線(xiàn)的輻射大小與環(huán)路面積、流過(guò)環(huán)路的電流大小以及頻率的平方成正比)。在設(shè)計(jì)中要盡可能避免這兩種情況。
有人建議將混合信號(hào)電路板上的數(shù)字地和模擬地分割開(kāi)，這樣能實(shí)現(xiàn)數(shù)字地和模擬地之間的隔離。盡管這種方法可行，但是存在很多潛在的問(wèn)題，在復(fù)雜的大型系統(tǒng)中問(wèn)題尤其突出。最關(guān)鍵的問(wèn)題是不能跨越分割間隙布線(xiàn)，一旦跨越了分割間隙布線(xiàn)，電磁輻射和信號(hào)串?dāng)_都會(huì)急劇增加。在PCB設(shè)計(jì)中最常見(jiàn)的問(wèn)題就是信號(hào)線(xiàn)跨越分割地或電源而產(chǎn)生EMI問(wèn)題。
如圖1所示，我們采用上述分割方法，而且信號(hào)線(xiàn)跨越了兩個(gè)地之間的間隙，信號(hào)電流的返回路徑是什么呢？假定被分割的兩個(gè)地在某處連接在一起(通常情況下是在某個(gè)位置單點(diǎn)連接)，在這種情況下，地電流將會(huì)形成一個(gè)大的環(huán)路。流經(jīng)大環(huán)路的高頻電流會(huì)產(chǎn)生輻射和很高的地電感，如果流過(guò)大環(huán)路的是低電平模擬電流，該電流很容易受到外部信號(hào)干擾。最糟糕的是當(dāng)把分割地在電源處連接在一起時(shí)，將形成一個(gè)非常大的電流環(huán)路。另外，模擬地和數(shù)字地通過(guò)一個(gè)長(zhǎng)導(dǎo)線(xiàn)連接在一起會(huì)構(gòu)成偶極天線(xiàn)。
了解電流回流到地的路徑和方式是優(yōu)化混合信號(hào)電路板設(shè)計(jì)的關(guān)鍵。許多設(shè)計(jì)工程師僅僅考慮信號(hào)電流從哪兒流過(guò)，而忽略了電流的具體路徑。如果必須對(duì)地線(xiàn)層進(jìn)行分割，而且必須通過(guò)分割之間的間隙布線(xiàn)，可以先在被分割的地之間進(jìn)行單點(diǎn)連接，形成兩個(gè)地之間的連接橋，然后通過(guò)該連接橋布線(xiàn)。這樣，在每一個(gè)信號(hào)線(xiàn)的下方都能夠提供一個(gè)直接的電流回流路徑，從而使形成的環(huán)路面積很小。
采用光隔離器件或變壓器也能實(shí)現(xiàn)信號(hào)跨越分割間隙。對(duì)于前者，跨越分割間隙的是光信號(hào)；在采用變壓器的情況下，跨越分割間隙的是磁場(chǎng)。還有一種可行的辦法是采用差分信號(hào)：信號(hào)從一條線(xiàn)流入從另外一條信號(hào)線(xiàn)返回，這種情況下，不需要地作為回流路徑。
要深入探討數(shù)字信號(hào)對(duì)模擬信號(hào)的干擾必須先了解高頻電流的特性。高頻電流總是選擇阻抗最小(電感最低)，直接位于信號(hào)下方的路徑，因此返回電流會(huì)流過(guò)鄰近的電路層，而無(wú)論這個(gè)臨近層是電源層還是地線(xiàn)層。
在實(shí)際工作中一般傾向于使用統(tǒng)一地，而將PCB分區(qū)為模擬部分和數(shù)字部分。模擬信號(hào)在電路板所有層的模擬區(qū)內(nèi)布線(xiàn)，而數(shù)字信號(hào)在數(shù)字電路區(qū)內(nèi)布線(xiàn)。在這種情況下，數(shù)字信號(hào)返回電流不會(huì)流入到模擬信號(hào)的地。
只有將數(shù)字信號(hào)布線(xiàn)在電路板的模擬部分之上或者將模擬信號(hào)布線(xiàn)在電路板的數(shù)字部分之上時(shí)，才會(huì)出現(xiàn)數(shù)字信號(hào)對(duì)模擬信號(hào)的干擾。出現(xiàn)這種問(wèn)題并不是因?yàn)闆](méi)有分割地，真正的原因是數(shù)字信號(hào)的布線(xiàn)不適當(dāng)。
PCB設(shè)計(jì)采用統(tǒng)一地，通過(guò)數(shù)字電路和模擬電路分區(qū)以及合適的信號(hào)布線(xiàn)，通?？梢越鉀Q一些比較困難的布局布線(xiàn)問(wèn)題，同時(shí)也不會(huì)產(chǎn)生因地分割帶來(lái)的一些潛在的麻煩。在這種情況下，元器件的布局和分區(qū)就成為決定設(shè)計(jì)優(yōu)劣的關(guān)鍵。如果布局布線(xiàn)合理，數(shù)字地電流將限制在電路板的數(shù)字部分，不會(huì)干擾模擬信號(hào)。對(duì)于這樣的布線(xiàn)必須仔細(xì)地檢查和核對(duì)，要保證百分之百遵守布線(xiàn)規(guī)則。否則，一條信號(hào)線(xiàn)走線(xiàn)不當(dāng)就會(huì)徹底破壞一個(gè)本來(lái)非常不錯(cuò)的電路板。
在將A/D轉(zhuǎn)換器的模擬地和數(shù)字地管腳連接在一起時(shí)，大多數(shù)的A/D轉(zhuǎn)換器廠(chǎng)商會(huì)建議：將AGND和DGND管腳通過(guò)最短的引線(xiàn)連接到同一個(gè)低阻抗的地上(注：因?yàn)榇蠖鄶?shù)A/D轉(zhuǎn)換器芯片內(nèi)部沒(méi)有將模擬地和數(shù)字地連接在一起，必須通過(guò)外部管腳實(shí)現(xiàn)模擬和數(shù)字地的連接)，任何與DGND連接的外部阻抗都會(huì)通過(guò)寄生電容將更多的數(shù)字噪聲耦合到IC內(nèi)部的模擬電路上。按照這個(gè)建議，需要把A/D轉(zhuǎn)換器的AGND和DGND管腳都連接到模擬地上，但這種方法會(huì)產(chǎn)生諸如數(shù)字信號(hào)去耦電容的接地端應(yīng)該接到模擬地還是數(shù)字地的問(wèn)題。
如果系統(tǒng)僅有一個(gè)A/D轉(zhuǎn)換器，上面的問(wèn)題就很容易解決。如圖3中所示，將地分割開(kāi)，在A/D轉(zhuǎn)換器下面把模擬地和數(shù)字地部分連接在一起。采取該方法時(shí)，必須保證兩個(gè)地之間的連接橋?qū)挾扰cIC等寬，并且任何信號(hào)線(xiàn)都不能跨越分割間隙。
如果系統(tǒng)中A/D轉(zhuǎn)換器較多，例如10個(gè)A/D轉(zhuǎn)換器怎樣連接呢？如果在每一個(gè)A/D轉(zhuǎn)換器的下面都將模擬地和數(shù)字地連接在一起，則產(chǎn)生多點(diǎn)相連，模擬地和數(shù)字地之間的隔離就毫無(wú)意義。而如果不這樣連接，就違反了廠(chǎng)商的要求。
最好的辦法是開(kāi)始時(shí)就用統(tǒng)一地。如圖4所示，將統(tǒng)一的地分為模擬部分和數(shù)字部分。這樣的布局布線(xiàn)既滿(mǎn)足了IC器件廠(chǎng)商對(duì)模擬地和數(shù)字地管腳低阻抗連接的要求，同時(shí)又不會(huì)形成環(huán)路天線(xiàn)或偶極天線(xiàn)而產(chǎn)生EMC問(wèn)題。
如果對(duì)混合信號(hào)PCB設(shè)計(jì)采用統(tǒng)一地的做法心存疑慮，可以采用地線(xiàn)層分割的方法對(duì)整個(gè)電路板布局布線(xiàn)，在設(shè)計(jì)時(shí)注意盡量使電路板在后邊實(shí)驗(yàn)時(shí)易于用間距小于1/2英寸的跳線(xiàn)或0歐姆電阻將分割地連接在一起。注意分區(qū)和布線(xiàn)，確保在所有的層上沒(méi)有數(shù)字信號(hào)線(xiàn)位于模擬部分之上，也沒(méi)有任何模擬信號(hào)線(xiàn)位于數(shù)字部分之上。而且，任何信號(hào)線(xiàn)都不能跨越地間隙或是分割電源之間的間隙。要測(cè)試該電路板的功能和EMC性能，然后將兩個(gè)地通過(guò)0歐姆電阻或跳線(xiàn)連接在一起，重新測(cè)試該電路板的功能和EMC性能。比較測(cè)試結(jié)果，會(huì)發(fā)現(xiàn)幾乎在所有的情況下，統(tǒng)一地的方案在功能和EMC性能方面比分割地更優(yōu)越。
在以下三種情況可以用到這種方法：一些醫(yī)療設(shè)備要求在與病人連接的電路和系統(tǒng)之間的漏電流很低；一些工業(yè)過(guò)程控制設(shè)備的輸出可能連接到噪聲很大而且功率高的機(jī)電設(shè)備上；另外一種情況就是在PCB的布局受到特定限制時(shí)。
在混合信號(hào)PCB板上通常有獨(dú)立的數(shù)字和模擬電源，能夠而且應(yīng)該采用分割電源面。但是緊鄰電源層的信號(hào)線(xiàn)不能跨越電源之間的間隙，而所有跨越該間隙的信號(hào)線(xiàn)都必須位于緊鄰大面積地的電路層上。在有些情況下，將模擬電源以PCB連接線(xiàn)而不是一個(gè)面來(lái)設(shè)計(jì)可以避免電源面的分割問(wèn)題。
混合信號(hào)PCB設(shè)計(jì)是一個(gè)復(fù)雜的過(guò)程，設(shè)計(jì)過(guò)程要注意以下幾點(diǎn)：
1.將PCB分區(qū)為獨(dú)立的模擬部分和數(shù)字部分。
2.合適的元器件布局。
3.A/D轉(zhuǎn)換器跨分區(qū)放置。
4.不要對(duì)地進(jìn)行分割。在電路板的模擬部分和數(shù)字部分下面敷設(shè)統(tǒng)一地。
5.在電路板的所有層中，數(shù)字信號(hào)只能在電路板的數(shù)字部分布線(xiàn)。
6.在電路板的所有層中，模擬信號(hào)只能在電路板的模擬部分布線(xiàn)。
7.實(shí)現(xiàn)模擬和數(shù)字電源分割。
8.布線(xiàn)不能跨越分割電源面之間的間隙。
9.必須跨越分割電源之間間隙的信號(hào)線(xiàn)要位于緊鄰大面積地的布線(xiàn)層上。
10.分析返回地電流實(shí)際流過(guò)的路徑和方式。
11.采用正確的布線(xiàn)規(guī)則。
--------------------------------------------------------------------------------------------------------------------
第六篇 RF產(chǎn)品設(shè)計(jì)過(guò)程中降低信號(hào)耦合的PCB布線(xiàn)技巧
一輪藍(lán)牙設(shè)備、無(wú)繩電話(huà)和蜂窩電話(huà)需求高潮正促使中國(guó)電子工程師越來(lái)越關(guān)注RF電路設(shè)計(jì)技巧。RF電路板的設(shè)計(jì)是最令設(shè)計(jì)工程師感到頭疼的部分，如想一次獲得成功，仔細(xì)規(guī)劃和注重細(xì)節(jié)是必須加以高度重視的兩大關(guān)鍵設(shè)計(jì)規(guī)則。
射頻(RF)電路板設(shè)計(jì)由于在理論上還有很多不確定性，因此常被形容為一種“黑色藝術(shù)”，但這個(gè)觀點(diǎn)只有部分正確，RF電路板設(shè)計(jì)也有許多可以遵循的準(zhǔn)則和不應(yīng)該被忽視的法則。不過(guò)，在實(shí)際設(shè)計(jì)時(shí)，真正實(shí)用的技巧是當(dāng)這些準(zhǔn)則和法則因各種設(shè)計(jì)約束而無(wú)法準(zhǔn)確地實(shí)施時(shí)如何對(duì)它們進(jìn)行折衷處理。
當(dāng)然，有許多重要的RF設(shè)計(jì)課題值得討論，包括阻抗和阻抗匹配、絕緣層材料和層疊板以及波長(zhǎng)和駐波，不過(guò)，本文將集中探討與RF電路板分區(qū)設(shè)計(jì)有關(guān)的各種問(wèn)題。
今天的蜂窩電話(huà)設(shè)計(jì)以各種方式將所有的東西集成在一起，這對(duì)RF電路板設(shè)計(jì)來(lái)說(shuō)很不利?，F(xiàn)在業(yè)界競(jìng)爭(zhēng)非常激烈，人人都在找辦法用最小的尺寸和最小的成本集成最多的功能。模擬、數(shù)字和RF電路都緊密地?cái)D在一起，用來(lái)隔開(kāi)各自問(wèn)題區(qū)域的空間非常小，而且考慮到成本因素，電路板層數(shù)往往又減到最小。令人感到不可思議的是，多用途芯片可將多種功能集成在一個(gè)非常小的裸片上，而且連接外界的引腳之間排列得又非常緊密，因此RF、IF、模擬和數(shù)字信號(hào)非?？拷?，但它們通常在電氣上是不相干的。電源分配可能對(duì)設(shè)計(jì)者來(lái)說(shuō)是一個(gè)噩夢(mèng)，為了延長(zhǎng)電池壽命，電路的不同部分是根據(jù)需要而分時(shí)工作的，并由軟件來(lái)控制轉(zhuǎn)換。這意味著你可能需要為你的蜂窩電話(huà)提供5到6種工作電源。
一、RF布局概念
在設(shè)計(jì)RF布局時(shí)，有幾個(gè)總的原則必須優(yōu)先加以滿(mǎn)足：
盡可能地把高功率RF放大器(HPA)和低噪音放大器(LNA)隔離開(kāi)來(lái)，簡(jiǎn)單地說(shuō)，就是讓高功率RF發(fā)射電路遠(yuǎn)離低功率RF接收電路。如果你的PCB板上有很多物理空間，那么你可以很容易地做到這一點(diǎn)，但通常元器件很多，PCB空間較小，因而這通常是不可能的。你可以把他們放在PCB板的兩面，或者讓它們交替工作，而不是同時(shí)工作。高功率電路有時(shí)還可包括RF緩沖器和壓控制振蕩器(VCO)。
確保PCB板上高功率區(qū)至少有一整塊地，最好上面沒(méi)有過(guò)孔，當(dāng)然，銅皮越多越好。稍后，我們將討論如何根據(jù)需要打破這個(gè)設(shè)計(jì)原則，以及如何避免由此而可能引起的問(wèn)題。
芯片和電源去耦同樣也極為重要，稍后將討論實(shí)現(xiàn)這個(gè)原則的幾種方法。
RF輸出通常需要遠(yuǎn)離RF輸入，稍后我們將進(jìn)行詳細(xì)討論。
敏感的模擬信號(hào)應(yīng)該盡可能遠(yuǎn)離高速數(shù)字信號(hào)和RF信號(hào)。
二、如何進(jìn)行分區(qū)？
設(shè)計(jì)分區(qū)可以分解為物理分區(qū)和電氣分區(qū)。物理分區(qū)主要涉及元器件布局、朝向和屏蔽等問(wèn)題；電氣分區(qū)可以繼續(xù)分解為電源分配、RF走線(xiàn)、敏感電路和信號(hào)以及接地等的分區(qū)。
首先我們討論物理分區(qū)問(wèn)題。元器件布局是實(shí)現(xiàn)一個(gè)優(yōu)秀RF設(shè)計(jì)的關(guān)鍵，最有效的技術(shù)是首先固定位于RF路徑上的元器件，并調(diào)整其朝向以將RF路徑的長(zhǎng)度減到最小，使輸入遠(yuǎn)離輸出，并盡可能遠(yuǎn)地分離高功率電路和低功率電路。
最有效的電路板堆疊方法是將主接地面(主地)安排在表層下的第二層，并盡可能將RF線(xiàn)走在表層上。將RF路徑上的過(guò)孔尺寸減到最小不僅可以減少路徑電感，而且還可以減少主地上的虛焊點(diǎn)，并可減少RF能量泄漏到層疊板內(nèi)其他區(qū)域的機(jī)會(huì)。
在物理空間上，像多級(jí)放大器這樣的線(xiàn)性電路通常足以將多個(gè)RF區(qū)之間相互隔離開(kāi)來(lái)，但是雙工器、混頻器和中頻放大器/混頻器總是有多個(gè)RF/IF信號(hào)相互干擾，因此必須小心地將這一影響減到最小。RF與IF走線(xiàn)應(yīng)盡可能走十字交叉，并盡可能在它們之間隔一塊地。正確的RF路徑對(duì)整塊PCB板的性能而言非常重要，這也就是為什么元器件布局通常在蜂窩電話(huà)PCB板設(shè)計(jì)中占大部分時(shí)間的原因。
在蜂窩電話(huà)PCB板上，通?？梢詫⒌驮胍舴糯笃麟娐贩旁赑CB板的某一面，而高功率放大器放在另一面，并最終通過(guò)雙工器把它們?cè)谕幻嫔线B接到RF端和基帶處理器端的天線(xiàn)上。需要一些技巧來(lái)確保直通過(guò)孔不會(huì)把RF能量從板的一面?zhèn)鬟f到另一面，常用的技術(shù)是在兩面都使用盲孔?？梢酝ㄟ^(guò)將直通過(guò)孔安排在PCB板兩面都不受RF干擾的區(qū)域來(lái)將直通過(guò)孔的不利影響減到最小。
有時(shí)不太可能在多個(gè)電路塊之間保證足夠的隔離，在這種情況下就必須考慮采用金屬屏蔽罩將射頻能量屏蔽在RF區(qū)域內(nèi)，但金屬屏蔽罩也存在問(wèn)題，例如：自身成本和裝配成本都很貴；
外形不規(guī)則的金屬屏蔽罩在制造時(shí)很難保證高精度，長(zhǎng)方形或正方形金屬屏蔽罩又使元器件布局受到一些限制；金屬屏蔽罩不利于元器件更換和故障定位；由于金屬屏蔽罩必須焊在地上，必須與元器件保持一個(gè)適當(dāng)距離，因此需要占用寶貴的PCB板空間。
盡可能保證屏蔽罩的完整非常重要，進(jìn)入金屬屏蔽罩的數(shù)字信號(hào)線(xiàn)應(yīng)該盡可能走內(nèi)層，而且最好走線(xiàn)層的下面一層PCB是地層。RF信號(hào)線(xiàn)可以從金屬屏蔽罩底部的小缺口和地缺口處的布線(xiàn)層上走出去，不過(guò)缺口處周?chē)M可能地多布一些地，不同層上的地可通過(guò)多個(gè)過(guò)孔連在一起。
盡管有以上的問(wèn)題，但是金屬屏蔽罩非常有效，而且常常還是隔離關(guān)鍵電路的唯一解決方案。
此外，恰當(dāng)和有效的芯片電源去耦也非常重要。許多集成了線(xiàn)性線(xiàn)路的RF芯片對(duì)電源的噪音非常敏感，通常每個(gè)芯片都需要采用高達(dá)四個(gè)電容和一個(gè)隔離電感來(lái)確保濾除所有的電源噪音(見(jiàn)圖1)。
最小電容值通常取決于其自諧振頻率和低引腳電感，C4的值就是據(jù)此選擇的。C3和C2的值由于其自身引腳電感的關(guān)系而相對(duì)較大一些，從而RF去耦效果要差一些，不過(guò)它們較適合于濾除較低頻率的噪聲信號(hào)。電感L1使RF信號(hào)無(wú)法從電源線(xiàn)耦合到芯片中。記?。核械淖呔€(xiàn)都是一條潛在的既可接收也可發(fā)射RF信號(hào)的天線(xiàn)，另外將感應(yīng)的射頻信號(hào)與關(guān)鍵線(xiàn)路隔離開(kāi)也很必要。
這些去耦元件的物理位置通常也很關(guān)鍵，圖2表示了一種典型的布局方法。這幾個(gè)重要元件的布局原則是：C4要盡可能靠近IC引腳并接地，C3必須最靠近C4，C2必須最靠近C3，而且IC引腳與C4的連接走線(xiàn)要盡可能短，這幾個(gè)元件的接地端(尤其是C4)通常應(yīng)當(dāng)通過(guò)下一地層與芯片的接地引腳相連。將元件與地層相連的過(guò)孔應(yīng)該盡可能靠近PCB板上元件焊盤(pán)，最好是使用打在焊盤(pán)上的盲孔以將連接線(xiàn)電感減到最小，電感應(yīng)該靠近C1。
一塊集成電路或放大器常常帶有一個(gè)開(kāi)漏極輸出，因此需要一個(gè)上拉電感來(lái)提供一個(gè)高阻抗RF負(fù)載和一個(gè)低阻抗直流電源，同樣的原則也適用于對(duì)這一電感端的電源進(jìn)行去耦。有些芯片需要多個(gè)電源才能工作，因此你可能需要兩到三套電容和電感來(lái)分別對(duì)它們進(jìn)行去耦處理，如果該芯片周?chē)鷽](méi)有足夠空間的話(huà)，那么可能會(huì)遇到一些麻煩。
記住電感極少并行靠在一起，因?yàn)檫@將形成一個(gè)空芯變壓器并相互感應(yīng)產(chǎn)生干擾信號(hào)，因此它們之間的距離至少要相當(dāng)于其中一個(gè)器件的高度，或者成直角排列以將其互感減到最小。
電氣分區(qū)原則大體上與物理分區(qū)相同，但還包含一些其它因素。現(xiàn)代蜂窩電話(huà)的某些部分采用不同工作電壓，并借助軟件對(duì)其進(jìn)行控制，以延長(zhǎng)電池工作壽命。這意味著蜂窩電話(huà)需要運(yùn)行多種電源，而這給隔離帶來(lái)了更多的問(wèn)題。電源通常從連接器引入，并立即進(jìn)行去耦處理以濾除任何來(lái)自線(xiàn)路板外部的噪聲，然后再經(jīng)過(guò)一組開(kāi)關(guān)或穩(wěn)壓器之后對(duì)其進(jìn)行分配。
蜂窩電話(huà)里大多數(shù)電路的直流電流都相當(dāng)小，因此走線(xiàn)寬度通常不是問(wèn)題，不過(guò)，必須為高功率放大器的電源單獨(dú)走一條盡可能寬的大電流線(xiàn)，以將傳輸壓降減到最低。為了避免太多電流損耗，需要采用多個(gè)過(guò)孔來(lái)將電流從某一層傳遞到另一層。此外，如果不能在高功率放大器的電源引腳端對(duì)它進(jìn)行充分的去耦，那么高功率噪聲將會(huì)輻射到整塊板上，并帶來(lái)各種各樣的問(wèn)題。高功率放大器的接地相當(dāng)關(guān)鍵，并經(jīng)常需要為其設(shè)計(jì)一個(gè)金屬屏蔽罩。
在大多數(shù)情況下，同樣關(guān)鍵的是確保RF輸出遠(yuǎn)離RF輸入。這也適用于放大器、緩沖器和濾波器。在最壞情況下，如果放大器和緩沖器的輸出以適當(dāng)?shù)南辔缓驼穹答伒剿鼈兊妮斎攵?，那么它們就有可能產(chǎn)生自激振蕩。在最好情況下，它們將能在任何溫度和電壓條件下穩(wěn)定地工作。實(shí)際上，它們可能會(huì)變得不穩(wěn)定，并將噪音和互調(diào)信號(hào)添加到RF信號(hào)上。
如果射頻信號(hào)線(xiàn)不得不從濾波器的輸入端繞回輸出端，這可能會(huì)嚴(yán)重?fù)p害濾波器的帶通特性。為了使輸入和輸出得到良好的隔離，首先必須在濾波器周?chē)家蝗Φ?，其次濾波器下層區(qū)域也要布一塊地，并與圍繞濾波器的主地連接起來(lái)。把需要穿過(guò)濾波器的信號(hào)線(xiàn)盡可能遠(yuǎn)離濾波器引腳也是個(gè)好方法。此外，整塊板上各個(gè)地方的接地都要十分小心，否則你可能會(huì)在不知不覺(jué)之中引入一條你不希望發(fā)生的耦合通道。圖3詳細(xì)說(shuō)明了這一接地辦法。
有時(shí)可以選擇走單端或平衡RF信號(hào)線(xiàn)，有關(guān)交叉干擾和EMC/EMI的原則在這里同樣適用。平衡RF信號(hào)線(xiàn)如果走線(xiàn)正確的話(huà)，可以減少噪聲和交叉干擾，但是它們的阻抗通常比較高，而且要保持一個(gè)合理的線(xiàn)寬以得到一個(gè)匹配信號(hào)源、走線(xiàn)和負(fù)載的阻抗，實(shí)際布線(xiàn)可能會(huì)有一些困難。
緩沖器可以用來(lái)提高隔離效果，因?yàn)樗砂淹粋€(gè)信號(hào)分為兩個(gè)部分，并用于驅(qū)動(dòng)不同的電路，特別是本振可能需要緩沖器來(lái)驅(qū)動(dòng)多個(gè)混頻器。當(dāng)混頻器在RF頻率處到達(dá)共模隔離狀態(tài)時(shí)，它將無(wú)法正常工作。緩沖器可以很好地隔離不同頻率處的阻抗變化，從而電路之間不會(huì)相互干擾。
緩沖器對(duì)設(shè)計(jì)的幫助很大，它們可以緊跟在需要被驅(qū)動(dòng)電路的后面，從而使高功率輸出走線(xiàn)非常短，由于緩沖器的輸入信號(hào)電平比較低，因此它們不易對(duì)板上的其它電路造成干擾。
還有許多非常敏感的信號(hào)和控制線(xiàn)需要特別注意，但它們超出了本文探討的范圍，因此本文僅略作論述，不再進(jìn)行詳細(xì)說(shuō)明。
壓控振蕩器(VCO)可將變化的電壓轉(zhuǎn)換為變化的頻率，這一特性被用于高速頻道切換，但它們同樣也將控制電壓上的微量噪聲轉(zhuǎn)換為微小的頻率變化，而這就給RF信號(hào)增加了噪聲?？偟膩?lái)說(shuō)，在這一級(jí)以后你再也沒(méi)有辦法從RF輸出信號(hào)中將噪聲去掉。那么困難在哪里呢？首先，控制線(xiàn)的期望頻寬范圍可能從DC直到2MHz，而通過(guò)濾波來(lái)去掉這么寬頻帶的噪聲幾乎是不可能的；其次，VCO控制線(xiàn)通常是一個(gè)控制頻率的反饋回路的一部分，它在很多地方都有可能引入噪聲，因此必須非常小心處理VCO控制線(xiàn)。
要確保RF走線(xiàn)下層的地是實(shí)心的，而且所有的元器件都牢固地連到主地上，并與其它可能帶來(lái)噪聲的走線(xiàn)隔離開(kāi)來(lái)。此外，要確保VCO的電源已得到充分去耦，由于VCO的RF輸出往往是一個(gè)相對(duì)較高的電平，VCO輸出信號(hào)很容易干擾其它電路，因此必須對(duì)VCO加以特別注意。事實(shí)上，VCO往往布放在RF區(qū)域的末端，有時(shí)它還需要一個(gè)金屬屏蔽罩。
諧振電路(一個(gè)用于發(fā)射機(jī)，另一個(gè)用于接收機(jī))與VCO有關(guān)，但也有它自己的特點(diǎn)。簡(jiǎn)單地講，諧振電路是一個(gè)帶有容性二極管的并行諧振電路，它有助于設(shè)置VCO工作頻率和將語(yǔ)音或數(shù)據(jù)調(diào)制到RF信號(hào)上。
所有VCO的設(shè)計(jì)原則同樣適用于諧振電路。由于諧振電路含有數(shù)量相當(dāng)多的元器件、板上分布區(qū)域較寬以及通常運(yùn)行在一個(gè)很高的RF頻率下，因此諧振電路通常對(duì)噪聲非常敏感。信號(hào)通常排列在芯片的相鄰腳上，但這些信號(hào)引腳又需要與相對(duì)較大的電感和電容配合才能工作，這反過(guò)來(lái)要求這些電感和電容的位置必須靠得很近，并連回到一個(gè)對(duì)噪聲很敏感的控制環(huán)路上。要做到這點(diǎn)是不容易的。
自動(dòng)增益控制(AGC)放大器同樣是一個(gè)容易出問(wèn)題的地方，不管是發(fā)射還是接收電路都會(huì)有AGC放大器。AGC放大器通常能有效地濾掉噪聲，不過(guò)由于蜂窩電話(huà)具備處理發(fā)射和接收信號(hào)強(qiáng)度快速變化的能力，因此要求AGC電路有一個(gè)相當(dāng)寬的帶寬，而這使某些關(guān)鍵電路上的AGC放大器很容易引入噪聲。
設(shè)計(jì)AGC線(xiàn)路必須遵守良好的模擬電路設(shè)計(jì)技術(shù)，而這跟很短的運(yùn)放輸入引腳和很短的反饋路徑有關(guān)，這兩處都必須遠(yuǎn)離RF、IF或高速數(shù)字信號(hào)走線(xiàn)。同樣，良好的接地也必不可少，而且芯片的電源必須得到良好的去耦。如果必須要在輸入或輸出端走一根長(zhǎng)線(xiàn)，那么最好是在輸出端，通常輸出端的阻抗要低得多，而且也不容易感應(yīng)噪聲。通常信號(hào)電平越高，就越容易把噪聲引入到其它電路。
在所有PCB設(shè)計(jì)中，盡可能將數(shù)字電路遠(yuǎn)離模擬電路是一條總的原則，它同樣也適用于RF PCB設(shè)計(jì)。公共模擬地和用于屏蔽和隔開(kāi)信號(hào)線(xiàn)的地通常是同等重要的，問(wèn)題在于如果沒(méi)有預(yù)見(jiàn)和事先仔細(xì)的計(jì)劃，每次你能在這方面所做的事都很少。因此在設(shè)計(jì)早期階段，仔細(xì)的計(jì)劃、考慮周全的元器件布局和徹底的布局評(píng)估都非常重要，由于疏忽而引起的設(shè)計(jì)更改將可能導(dǎo)致一個(gè)即將完成的設(shè)計(jì)又必須推倒重來(lái)。這一因疏忽而導(dǎo)致的嚴(yán)重后果，無(wú)論如何對(duì)你的個(gè)人事業(yè)發(fā)展來(lái)說(shuō)不是一件好事。
同樣應(yīng)使RF線(xiàn)路遠(yuǎn)離模擬線(xiàn)路和一些很關(guān)鍵的數(shù)字信號(hào)，所有的RF走線(xiàn)、焊盤(pán)和元件周?chē)鷳?yīng)盡可能多填接地銅皮，并盡可能與主地相連。類(lèi)似面包板的微型過(guò)孔構(gòu)造板在RF線(xiàn)路開(kāi)發(fā)階段很有用，如果你選用了構(gòu)造板，那么你毋須花費(fèi)任何開(kāi)銷(xiāo)就可隨意使用很多過(guò)孔，否則在普通PCB板上鉆孔將會(huì)增加開(kāi)發(fā)成本，而這在大批量生產(chǎn)時(shí)會(huì)增加成本。
如果RF走線(xiàn)必須穿過(guò)信號(hào)線(xiàn)，那么盡量在它們之間沿著RF走線(xiàn)布一層與主地相連的地。如果不可能的話(huà)，一定要保證它們是十字交叉的，這可將容性耦合減到最小，同時(shí)盡可能在每根RF走線(xiàn)周?chē)嗖家恍┑?，并把它們連到主地。此外，將并行RF走線(xiàn)之間的距離減到最小可以將感性耦合減到最小。
一個(gè)實(shí)心的整塊接地面直接放在表層下第一層時(shí)，隔離效果最好，盡管小心一點(diǎn)設(shè)計(jì)時(shí)其它的做法也管用。我曾試過(guò)把接地面分成幾塊來(lái)隔離模擬、數(shù)字和RF線(xiàn)路，但我從未對(duì)結(jié)果感到滿(mǎn)意過(guò)，因?yàn)樽罱K總是有一些高速信號(hào)線(xiàn)要穿過(guò)這些分開(kāi)的地，這不是一件好事。
在PCB板的每一層，應(yīng)布上盡可能多的地，并把它們連到主地面。盡可能把走線(xiàn)靠在一起以增加內(nèi)部信號(hào)層和電源分配層的地塊數(shù)量，并適當(dāng)調(diào)整走線(xiàn)以便你能將地連接過(guò)孔布置到表層上的隔離地塊。應(yīng)當(dāng)避免在PCB各層上生成游離地，因?yàn)樗鼈儠?huì)像一個(gè)小天線(xiàn)那樣拾取或注入噪音。在大多數(shù)情況下，如果你不能把它們連到主地，那么你最好把它們?nèi)サ簟?br>
本文小結(jié)
在拿到一張工程更改單(ECO)時(shí)，要冷靜，不要輕易消除你所有辛辛苦苦才完成的工作。一張ECO很輕易使你的工作陷入混亂，不管需要做的修改是多么的微小。當(dāng)你必須在某個(gè)時(shí)間段里完成一份工作時(shí)，你很容易就會(huì)忘記一些關(guān)鍵的東西，更不用說(shuō)要作出更改了。
不論是不是“黑色藝術(shù)”，遵守一些基本的RF設(shè)計(jì)規(guī)則和留意一些優(yōu)秀的設(shè)計(jì)實(shí)例將可幫助你完成RF設(shè)計(jì)工作。成功的RF設(shè)計(jì)必須仔細(xì)注意整個(gè)設(shè)計(jì)過(guò)程中每個(gè)步驟及每個(gè)細(xì)節(jié)才有可能實(shí)現(xiàn)，這意味著必須在設(shè)計(jì)開(kāi)始階段就要進(jìn)行徹底的、仔細(xì)的規(guī)劃，并對(duì)每個(gè)設(shè)計(jì)步驟的工作進(jìn)展進(jìn)行全面持續(xù)地評(píng)估。
工商網(wǎng)監(jiān)
評(píng)論