如何用MOS設(shè)計(jì)分立式電平轉(zhuǎn)換系統(tǒng)？

★ SCD-1---分立式MOS電平轉(zhuǎn)換 ★★★

引言：當(dāng)傳統(tǒng)設(shè)備與使用較小電平的新設(shè)備連接時(shí)，需要進(jìn)行邏輯電平轉(zhuǎn)換。對(duì)于像I2C這樣的雙向總線系統(tǒng)，這種電平轉(zhuǎn)換器也必須是雙向的，且不需要額外的方向控制信號(hào)。解決這個(gè)問(wèn)題的最簡(jiǎn)單方法是用分立MOSFET在每條總線上搭建一個(gè)電平轉(zhuǎn)換系統(tǒng)。

集成電路技術(shù)工藝限制了使用最大電源電壓（工藝制程越高，電壓越低），從而限制了數(shù)字I/O信號(hào)的邏輯電平。例如為了將這些低電壓電路與現(xiàn)有的5V或者3.3V甚至1.8V設(shè)備連接，需要電平轉(zhuǎn)換器。

• €1. 用于快速模式和標(biāo)準(zhǔn)模式I2C總線系統(tǒng)的雙向電平轉(zhuǎn)換器*

盡管分立式電平轉(zhuǎn)換非常簡(jiǎn)單性，但這種解決方案不僅滿足了無(wú)方向控制信號(hào)的雙向電平切換的要求，而且將斷電的母線部分與總線系統(tǒng)的其余部分隔離，保護(hù)“較低電壓”側(cè)免受來(lái)自“較高電壓”側(cè)的高電壓尖峰。

雙向電平轉(zhuǎn)換器可用于標(biāo)準(zhǔn)模式（高達(dá)100kbit/s）或快速模式（高至400kbit/s）I2C總線系統(tǒng)。但它不適用于HS模式系統(tǒng)，HS模式和更高速率的場(chǎng)景需要使用專業(yè)的電平轉(zhuǎn)換器。

• €2. 連接具有不同邏輯電平的設(shè)備*

通過(guò)將上拉電阻器連接到電源電壓線，不同的電壓設(shè)備可以連接到同一總線。雖然這是最簡(jiǎn)單的解決方案，但較低電壓的器件必須能耐受5V，這可能會(huì)使它們的制造成本更高。然而，通過(guò)使用雙向電平轉(zhuǎn)換器，可以互連I2C總線系統(tǒng)的兩個(gè)部分，每個(gè)部分具有不同的電源電壓和不同的邏輯電平。這種配置如圖1-1所示。左側(cè)“低壓”部分有上拉電阻器和連接到3.3V電源電壓的設(shè)備；右側(cè)的“高壓”部分有上拉電阻器和連接到5V電源電壓的器件。每個(gè)部分的設(shè)備都具有具有電源電壓相關(guān)邏輯輸入電平和開(kāi)路漏極輸出配置的I/O。

每條總線的電平轉(zhuǎn)換器是相同的，由一個(gè)分立的N溝道增強(qiáng)MOSFET組成；Q1用于串行數(shù)據(jù)線SDA，Q2用于串行時(shí)鐘線SCL。柵極（G）連接到較低的電源電壓VCC，源極（S）連接到“較低電壓”部分的總線，漏極（D）連接到“較高電壓”部分的總線。許多MOSFET的襯底與其源極內(nèi)部連接，如果不是這樣，則應(yīng)進(jìn)行外部連接。每個(gè)MOSFET在漏極和襯底之間都有一個(gè)集成二極管（n-p結(jié)）。

圖1-1：連接I2C總線系統(tǒng)中兩個(gè)不同電壓段的雙向電平轉(zhuǎn)換器電路

當(dāng)5V轉(zhuǎn)3.3V時(shí)，5V發(fā)送5V高電平信號(hào)，MOS管截止，S極（3.3V）被電阻上拉為3.3V，當(dāng)5V電路發(fā)送低電平時(shí)，MOS管導(dǎo)通，S極（3.3V）為低電平。

當(dāng)3.3V轉(zhuǎn)5V時(shí)，3.3V發(fā)送3.3V高電平信號(hào)，MOS管截止，D極（5V）被電阻上拉為5V，當(dāng)3.3V電路發(fā)送低電平時(shí)，MOS管導(dǎo)通，D極（5V）為低電平。

• €3. 電平轉(zhuǎn)換器的工作過(guò)程*

在電平轉(zhuǎn)換器的操作過(guò)程中，應(yīng)考慮以下三種狀態(tài)：

第一種狀態(tài)：沒(méi)有任何設(shè)備正在拉下總線?！拜^低電壓”部分的總線由其上拉電阻器Rp上拉至3.3V。MOSFET的柵極和源極均為3.3V，因此其VGS低于閾值電壓，MOSFET不導(dǎo)通。這允許“較高電壓”部分的總線被其上拉電阻器Rp上拉至5V。因此兩個(gè)部分的總線均為高電平，但處于不同的電壓值。

第二種狀態(tài)：3.3V設(shè)備將總線下拉至低電平。MOSFET的源極也變?yōu)榈停鴸艠O保持在3.3V。VGS上升到閾值以上，MOSFET開(kāi)始導(dǎo)通。然后3.3V器件通過(guò)導(dǎo)電MOSFET將“較高電壓”部分的總線下拉至低電平。因此兩個(gè)部分的總線都變低至相同的電壓電平。

第三種狀態(tài)：5V設(shè)備將總線下拉至低電平。MOSFET“低電壓”部分的漏極-襯底二極管被下拉，直到VGS超過(guò)閾值，MOSFET開(kāi)始導(dǎo)通。然后，5V器件通過(guò)導(dǎo)電MOSFET將“低電壓”部分的總線進(jìn)一步拉低至低電平。因此兩個(gè)部分的總線都變低至相同的電壓值。

這三種狀態(tài)表明，邏輯電平在總線系統(tǒng)的兩個(gè)方向上傳輸，與驅(qū)動(dòng)部分無(wú)關(guān)。狀態(tài)一執(zhí)行電平移位功能。狀態(tài)二和狀態(tài)三按照I2C總線規(guī)范的要求在兩個(gè)部分的總線之間執(zhí)行“有線and”的功能。

也可以施加除VCC為3.3V和VDD為5V以外的電源電壓，例如VCC為2V，VDD為10V也是可行的。在正常操作中，D極上拉電平VDD必須等于或高于S極和G極上拉電平VCC（在接通/斷開(kāi)電源期間，允許VDD低于VCC）。

€4.分立式MOS電平轉(zhuǎn)換器設(shè)計(jì)示例

*設(shè)計(jì)背景：*現(xiàn)有一個(gè)SOC的I2C電平是1.8V，需要連接到一個(gè)傳感器，但是傳感器的I2C接口電平是3.3V，請(qǐng)?jiān)O(shè)計(jì)一個(gè)低成本的分立式雙向MOS電平轉(zhuǎn)換器。

*設(shè)計(jì)分析：*分立式電平轉(zhuǎn)換器MOS選型需要考慮如下幾點(diǎn)：

#1.成本考量，從低成本設(shè)計(jì)出發(fā)，建議使用NMOS

#2.導(dǎo)通閾值，一定要完全導(dǎo)通，以VGSTHmax為下限

#3.電平轉(zhuǎn)換速率，估算選用的MOS可以支持到最大的開(kāi)關(guān)速率。

設(shè)計(jì)選型：從圖1-1可以看出，1.8V在右，3.3V在左，那么NMOS的VGSTHmax一定要小于1.8V。四只上拉電阻遵從I2C的上拉電阻計(jì)算，我們選擇LRC的LBSS139LT1G，圖1-2和 圖1-3 **為L(zhǎng)BSS139LT1G的相關(guān)電氣參數(shù)。

圖1-2：LBSS139LT1G的靜態(tài)參數(shù)

圖1-3：LBSS139LT1G的動(dòng)態(tài)參數(shù)

圖1-4：標(biāo)準(zhǔn)I2C時(shí)序參數(shù)

*速率評(píng)估：*圖1-3里面已經(jīng)列出了Tdon和Tdoff，對(duì)比I2C的標(biāo)準(zhǔn)時(shí)序參數(shù)（ 圖1-4 ）可知LBSS139LT1G能支持到的速率其實(shí)挺高的，但是考慮到線路額外增加的Cload，分立式MOS電平轉(zhuǎn)換推薦使用在速率為標(biāo)準(zhǔn)模式（高達(dá)100kbit/s）或快速模式（高至400kbit/s）的I2C，不推薦使用在HS模式下，避免使用隱患。圖1-5為設(shè)計(jì)的1.8v-3.3v雙向I2C電平轉(zhuǎn)換系統(tǒng)。

圖1-5：1.8v-3.3v雙向I2C電平轉(zhuǎn)換

*** €5. 小結(jié) ***

本節(jié)以I2C電平轉(zhuǎn)換系統(tǒng)為導(dǎo)引，但實(shí)際上該簡(jiǎn)易電平轉(zhuǎn)換系統(tǒng)不僅僅適用于I2C，也適用于低速率的SPI等等其它接口，甚至單個(gè)或多個(gè)IO電平轉(zhuǎn)換。其簡(jiǎn)易的設(shè)計(jì)，可靠的性能，也是硬件設(shè)計(jì)中不可多得的降本增效方案。