關(guān)于ADC中幾種通用的輸入采樣結(jié)構(gòu)

模擬系統(tǒng)設(shè)計(jì)人員面臨許多設(shè)計(jì)挑戰(zhàn)。他們不僅需要選擇合適的集成電路（IC）器件，還必須準(zhǔn)確地預(yù)測(cè)這些元器件在系統(tǒng)內(nèi)的相互影響。由此看來(lái)， 模數(shù)（A/D）轉(zhuǎn)換器的設(shè)計(jì)是一項(xiàng)艱巨的挑戰(zhàn)，因?yàn)楸仨氃谙到y(tǒng)級(jí)考慮各種不同的輸入采樣結(jié)構(gòu)，并做出正確的選擇。本文將探討幾種通用的輸入采樣結(jié)構(gòu)，并討論每種結(jié)構(gòu)對(duì)系統(tǒng)其他部分的影響。

輸入采樣基本電路結(jié)構(gòu)

隨著數(shù)字化的普及和技術(shù)的發(fā)展，A/D轉(zhuǎn)換器的應(yīng)用無(wú)處不見(jiàn)。在目前使用的眾多 CMOS A/D轉(zhuǎn)換器中，一種常用解決方案是使用 開(kāi)關(guān)電容結(jié)構(gòu)實(shí)現(xiàn)輸入采樣。在這種最基本的結(jié)構(gòu)中，輸入部分由一只體積相對(duì)較小的電容器和一個(gè)模擬開(kāi)關(guān)組成，如圖1所示，　　當(dāng)開(kāi)關(guān)設(shè)在位置1時(shí)，進(jìn)入采樣過(guò)程，采樣電容器被充電至采樣節(jié)點(diǎn)的電壓（在此例中為VS）。然后，開(kāi)關(guān)被切換至位置2，轉(zhuǎn)換到放電過(guò)程，此時(shí)采樣電容器上累積的電荷被放電或轉(zhuǎn)移至采樣電路的其他電路上。充電，然后放電，再充電，再放電，這一過(guò)程周而復(fù)始。

上述電路結(jié)構(gòu)中，沒(méi)有使用緩沖器，而是直接利用開(kāi)關(guān)電容器輸入，這樣會(huì)引起嚴(yán)重的系統(tǒng)級(jí)問(wèn)題。因?yàn)樵诓蓸舆^(guò)程中，將采樣電容器充電到采樣點(diǎn)電壓所需的電流必須由連接到A/D轉(zhuǎn)換器輸入端的外部電路來(lái)提供。當(dāng)電容器切換到采樣節(jié)點(diǎn)（圖1中的開(kāi)關(guān)位置1）時(shí)，需要大電流對(duì)電容器進(jìn)行快速充電。實(shí)際上，這一瞬態(tài)電流的大小是采樣電容器容值、電容開(kāi)關(guān)頻率和采樣節(jié)點(diǎn)電壓的函數(shù)。

該開(kāi)關(guān)電流由下式表示： iin = CVf，其中，C為采樣電容器的電容值，V為采樣節(jié)點(diǎn)上的電壓（此例中為VS），而f為采樣開(kāi)關(guān)的開(kāi)關(guān)切換頻率。這個(gè)開(kāi)關(guān)電流會(huì)在采樣節(jié)點(diǎn)產(chǎn)生較高的電流過(guò)沖峰值（如圖1所示）。

圖1 簡(jiǎn)單的開(kāi)關(guān)電容輸入結(jié)構(gòu)

在對(duì)A/D轉(zhuǎn)換器的前端模擬電路進(jìn)行設(shè)計(jì)時(shí)，必須考慮這一開(kāi)關(guān)電流所帶來(lái)的不良影響。當(dāng)該電流流經(jīng)任何電阻時(shí)，都會(huì)產(chǎn)生壓降，從而在A/D轉(zhuǎn)換器的采樣節(jié)點(diǎn)處產(chǎn)生電壓誤差。如果轉(zhuǎn)換器的輸入端連接有高阻抗傳感器或高阻抗濾波器，那么誤差將變得很大。

為了進(jìn)行詳細(xì)的說(shuō)明，引用一個(gè)例子，如圖2所示。該例中假設(shè)A/D轉(zhuǎn)換器的前端加有一個(gè)阻值為10kΩ的電阻，來(lái)隔離傳感器并改善靜電放電（ESD）保護(hù)功能。

圖2：帶串聯(lián)電阻的無(wú)緩沖開(kāi)關(guān)電容輸入

此例中采樣電容器為10 pF，開(kāi)關(guān)頻率為1 MHz。根據(jù)上式，瞬態(tài)電流約為25 μA。當(dāng)這個(gè)瞬態(tài)電流通過(guò)輸入端串聯(lián)的10 kΩ電阻時(shí)，采樣節(jié)點(diǎn)上將會(huì)產(chǎn)生250 mV的電壓誤差。由于采樣點(diǎn)可能在下一個(gè)采樣周期之前達(dá)到穩(wěn)定，因此這是最差情況下的估算值。具體的充電環(huán)路的建立時(shí)間取決于10 kΩ電阻器和采樣電容以及A/D轉(zhuǎn)換器輸入端的寄生電容所構(gòu)成的RC時(shí)間常數(shù)。寄生電容來(lái)自于A/D轉(zhuǎn)換器的連接導(dǎo)線、電路板走線長(zhǎng)度以及內(nèi)部MOS開(kāi)關(guān)電容等。此外，可能需要外部緩沖器電路提供必需的電流，并確保采樣點(diǎn)得到正確設(shè)置以保持線性。然而，在更高開(kāi)關(guān)頻率下，放大器輸出阻抗會(huì)增大。因此必須仔細(xì)選擇放大器和相關(guān)電路才能解決瞬態(tài)開(kāi)關(guān)電流問(wèn)題。

輸入采樣改進(jìn)電路結(jié)構(gòu)

為盡可能減小外部電路所必須提供的大充電電流，以及因?yàn)殚_(kāi)關(guān)高速切換所導(dǎo)致的瞬態(tài)電流過(guò)沖對(duì)系統(tǒng)帶來(lái)的不利影響，對(duì)圖1所示的基本電路結(jié)構(gòu)進(jìn)行了改進(jìn)，具體改進(jìn)電路如圖3所示。通過(guò)比較可以發(fā)現(xiàn)，改進(jìn)后的電路在采樣電容之前加入了一個(gè)內(nèi)部緩沖器。

圖3：帶緩沖的開(kāi)關(guān)電容輸入

加入內(nèi)部緩沖器后，模擬開(kāi)關(guān)可組合成三種不同的狀態(tài)。在位置1處，采樣電容器被快速充電至采樣節(jié)點(diǎn)電壓（VS）加上或減去（具體視偏差電壓的極性而定）緩沖器電壓偏差（VOS）。在此階段，電容器充電所需的瞬態(tài)電流不再由外部電路提供，而是由內(nèi)部緩沖器電路提供。對(duì)內(nèi)部緩沖器進(jìn)行優(yōu)化設(shè)計(jì)，可使其在所要求的開(kāi)關(guān)頻率下提供低輸出阻抗，以便在指定的充電時(shí)間內(nèi)給電容正確地充電。然后，重新設(shè)置開(kāi)關(guān)，使其連接到圖3中的位置2處。此階段采樣電容器直接連接到A/D轉(zhuǎn)換器的采樣節(jié)點(diǎn)。接著，采樣電容器被充電或放電，以便電容器電壓與采樣節(jié)點(diǎn)電壓相等。這時(shí)可能仍然存在少量開(kāi)關(guān)電流，但所需的外部電路電流較小，因?yàn)殡娙萜麟妷阂呀?jīng)被充電至內(nèi)部緩沖器的偏置電壓范圍內(nèi)。這種方案的關(guān)鍵是，必須精確計(jì)算開(kāi)關(guān)被設(shè)置到位置1處的預(yù)充電時(shí)間，以避免該充電時(shí)間過(guò)長(zhǎng)，從而造成過(guò)充電進(jìn)而對(duì)輸入端的外電路反向放電。

最后，模擬開(kāi)關(guān)切換到位置3，將采樣后的電壓傳送至采樣電路的其余部分。這一階段與圖1所示的基本結(jié)構(gòu)完全一樣。

通過(guò)比較發(fā)現(xiàn)，帶緩沖電路的開(kāi)關(guān)電容輸入結(jié)構(gòu)的優(yōu)點(diǎn)是能夠大幅減少對(duì)A/D轉(zhuǎn)換器外部電路所需提供的瞬態(tài)電流。前面的例子中采樣電容器為10 pF，開(kāi)關(guān)頻率為1 MHz。假設(shè)內(nèi)部緩沖器電壓偏置為10 mV，通過(guò)合理控制預(yù)充電的時(shí)間后，最終在與外電路相關(guān)的充電階段所產(chǎn)生的瞬態(tài)電流僅100 nA，比不帶緩沖的采樣輸入瞬態(tài)電流小250倍。

輸入緩沖器的進(jìn)一步優(yōu)化

有些情況下，可將一個(gè)固定或可編程增益放大器集成到A/D轉(zhuǎn)換器前端的器件中。集成的放大器不僅有助于減小必須由外部電路提供的開(kāi)關(guān)電流，而且還能對(duì)模擬信號(hào)進(jìn)行放大。此外，還可采用一個(gè)斬波穩(wěn)定放大器來(lái)減小1/f噪聲，即所謂的“閃爍噪聲”。這種低頻噪聲是生產(chǎn)工藝固有的MOS晶體管通道表面狀態(tài)引起的。斬波可以消除1/f噪聲，并減小外部電流要求。然而，由于MOS開(kāi)關(guān)的不匹配，電路中仍將存在少量輸入瞬態(tài)電流。

無(wú)論是何種采樣結(jié)構(gòu)，A/D轉(zhuǎn)換器都必須采取 ESD保護(hù)。對(duì)于CMOS方案來(lái)說(shuō)，一般采用鉗位二極管提供ESD保護(hù)，如圖4所示。鉗位二極管可有效限制加在轉(zhuǎn)換器內(nèi)部晶體管上的電壓。如果輸入電壓與電源軌的差值超過(guò)二極管壓降（通常為0.7V），則二極管將導(dǎo)通，從而起到限制電壓的作用。但鉗位二極管同樣會(huì)出現(xiàn)電流泄漏，在設(shè)計(jì)模擬輸入電路時(shí)必須考慮這個(gè)問(wèn)題。盡管這一泄漏電流通常較小，也許只有幾皮安，但該電流會(huì)隨著溫度升高而大幅增加。

圖4：CMOS ESD保護(hù)

結(jié)論

隨著A/D轉(zhuǎn)換器的不斷發(fā)展，系統(tǒng)設(shè)計(jì)人員充分理解所采用的輸入結(jié)構(gòu)以及這種結(jié)構(gòu)對(duì)外部電路的影響變得越來(lái)越重要。本文討論了一個(gè)簡(jiǎn)單的開(kāi)關(guān)電容輸入結(jié)構(gòu)。開(kāi)關(guān)電流要求會(huì)對(duì)系統(tǒng)的整體性能產(chǎn)生巨大影響，因此必須合理設(shè)計(jì)外部電路。集成的緩沖器或放大器可大幅減小開(kāi)關(guān)電流，簡(jiǎn)化A/D轉(zhuǎn)換器外部電路設(shè)計(jì)。ESD保護(hù)電路也會(huì)影響外部電流要求，并且其影響隨溫度會(huì)有很大的變化。