多路復(fù)用數(shù)據(jù)采集信號鏈 - 揭秘高性能多路復(fù)用數(shù)據(jù)采集系統(tǒng)

　　多路復(fù)用數(shù)據(jù)采集信號鏈

　　圖4顯示多路復(fù)用數(shù)據(jù)采集系統(tǒng)的簡化信號鏈。 采用ADG774ADG774 CMOS多路復(fù)用器來選擇兩個(gè)差分通道之一。 若要評估此系統(tǒng)，可連續(xù)開關(guān)ADG774的正負(fù)差分輸入，以產(chǎn)生滿量程階躍。 兩個(gè)超低失真運(yùn)算放大器ADA4899-1緩沖多路復(fù)用器輸出，并驅(qū)動18位、5 MSPS PulSAR? ADC AD7960。 RC濾波器（33 Ω/56 pF）有助于減少來自AD7960容性DAC輸入端的反沖，并限制進(jìn)入AD7960輸入端的噪聲。

　　圖4. 多路復(fù)用數(shù)據(jù)采集系統(tǒng)簡化信號鏈

　　四通道2:1 CMOS多路復(fù)用器ADG774具有快速開關(guān)速度（tON = 7 ns， tOFF = 4 ns）、低導(dǎo)通電阻（RON = 2.2 Ω）， 、寬帶寬（f–3dB = 240 MHz）以及低功耗（5 nW），是便攜式和電池供電型儀器儀表的理想之選。 ADG774的輸入端連接5 V固定基準(zhǔn)電壓源和地，從而輸出應(yīng)從正滿量程擺動到負(fù)滿量程。 圖5顯示典型的導(dǎo)通電阻與輸入電壓關(guān)系曲線，該曲線輸入電壓范圍為完整的0 V至5 V模擬輸入，溫度范圍為–40°C至+85°C。 該性能水平可確?？焖匍_關(guān)信號時(shí)擁有出色的線性度和低失真性能。

　　圖5. ADG774導(dǎo)通電阻與輸入電壓的關(guān)系

　　ADG774的輸出連接至高輸入阻抗放大器級。 ADA4899-1高速運(yùn)算放大器具有超低噪聲（1 nV/√Hz）和超低失真（?117 dBc）、600 MHz帶寬以及310 V/μs壓擺率性能。 該器件采用+7 V和?2.5 V電源供電，具有足夠的裕量實(shí)現(xiàn)低系統(tǒng)噪聲和失真。 如圖6所示，在2 V p-p輸入信號時(shí)，放大器的0.1%建立時(shí)間為50 ns，是驅(qū)動AD7960的理想之選。

　　圖6. ADA4899-1典型建立時(shí)間

　　精密差分ADC AD7960具有同類一流的噪聲和線性度性能，無延遲或流水線延遲，提供高精度（18位分辨率、±0.8 LSB INL、99 dB SNR和–117 dB THD）、快速采樣（5 MSPS）、低功耗和低成本特性。 該器件采用+5 V （VDD1）和+1.8 V（VDD2和VIO）電源供電，以回波時(shí)鐘模式轉(zhuǎn)換時(shí)的功耗僅為46.5 mW （5 MSPS）。 其內(nèi)核功耗隨吞吐速率線性變化，因此非常適合低功耗、高通道密度應(yīng)用。 可以利用低噪聲LDO（比如源。ADP7104和ADP124）產(chǎn)生5 V和1.8 V電源。

　　該ADC的滿量程差分輸入范圍通過外部基準(zhǔn)電壓源設(shè)為5 V或4.096 V。 若要充分利用動態(tài)范圍，則輸入信號必須從0擺動到VREF。 在該信號鏈中，5 V基準(zhǔn)電壓由高精度（±0.02%最大初始誤差）、低功耗（950 μA最大工作電流）基準(zhǔn)電壓源ADR4550提供，該基準(zhǔn)電壓源具有出色的溫度穩(wěn)定性和低輸出噪聲。 軌到軌運(yùn)算放大器AD8031緩沖外部基準(zhǔn)電壓。 該器件具有大容性負(fù)載穩(wěn)定性，可驅(qū)動去耦電容，以便最大程度降低瞬態(tài)電流引起的尖峰。 AD8031適合從寬帶寬電池供電系統(tǒng)到低功耗、高器件密度、高速系統(tǒng)的各種應(yīng)用。

　　AD7960數(shù)字接口采用低壓差分信號（LVDS），具有自時(shí)鐘模式和回波時(shí)鐘模式，提供ADC和數(shù)字主機(jī)之間高達(dá) 300 MHz（CLK±和D±）的高速數(shù)據(jù)傳輸。 LVDS接口允許多個(gè)器件共享時(shí)鐘，從而降低數(shù)字線路的數(shù)量，并簡化信號路由。 相比并行接口它具有更低的功耗，因此在多路復(fù)用應(yīng)用中尤為有用。

　　AD7960在轉(zhuǎn)換開始后大約115 ns內(nèi)返回采集模式，采集信號的時(shí)間約為200 ns總周期時(shí)間的40%。 這一相對較長的采集時(shí)間減輕了放大器的帶寬負(fù)擔(dān)并降低了建立時(shí)間要求，使得差分輸入更易于驅(qū)動。 5 MSPS吞吐速率允許多個(gè)通道以高掃描速率進(jìn)行多路復(fù)用，因此高通道數(shù)系統(tǒng)所需的ADC數(shù)量更少。

　　轉(zhuǎn)換期間，AD7960的靜態(tài)時(shí)間要求為90 ns至110 ns，期間多路復(fù)用器輸入不可切換。 因此，為了避免破壞正在進(jìn)行中的轉(zhuǎn)換，必須在CNV±起始信號上升沿后不足90 ns或超過110 ns時(shí)切換外部多路復(fù)用器。 如果在此靜態(tài)期間切換模擬輸入，則最多可破壞15 LSB的當(dāng)前轉(zhuǎn)換。 應(yīng)當(dāng)盡可能早地切換模擬輸入，從而有盡可能多的時(shí)間來擺動滿量程信號并建立輸入。

　　每16次轉(zhuǎn)換之后，多路復(fù)用器將在CNV±上升沿過后，于–5 V和+5 V之間開關(guān)大約10 ns，如圖7所示。這樣會產(chǎn)生滿量程差分階躍，因此ADC輸出從負(fù)滿量程變?yōu)檎凉M量程，如圖8所示。

　　圖7. 示波器曲線顯示來自內(nèi)部CAP DAC的反沖

　　圖8. AD7960輸出顯示ADG774在每16次轉(zhuǎn)換過后開關(guān)

　　這一開關(guān)時(shí)間延遲必須大于ADC的1.6 ns孔徑延遲。 ADC輸入端測得的信號顯示來自AD7960中容性DAC的反沖約為1 V p-p（圖7，紅色高亮部分）。 為了確保輸出完全建立，工作速率為5 MSPS時(shí)，驅(qū)動放大器必須在下一次轉(zhuǎn)換開始前建立此瞬態(tài)，即大約80 ns采樣時(shí)間內(nèi)。 以較低的吞吐速率運(yùn)行ADC可讓該反沖有更多的采集時(shí)間去建立，從而多路復(fù)用器輸入通道之間的串?dāng)_誤差更低，同時(shí)滿量程階躍建立時(shí)間性能更佳。

　　多路復(fù)用器輸入端測得的信號還顯示出來自通道開關(guān)的反沖。 多路復(fù)用器輸入端的緩沖放大器有助于建立該反沖。 若由于成本或空間等原因無法使用輸入緩沖放大器，則可在輸入端添加一個(gè)經(jīng)過優(yōu)化的RC濾波器，以降低反沖和串?dāng)_的影響。 多路復(fù)用器輸入端使用的RC濾波器值會影響信號鏈的總噪聲和建立時(shí)間。

　　當(dāng)多路復(fù)用器靜止時(shí)，AD7960運(yùn)行在5 MSPS最大吞吐速率下的數(shù)據(jù)采集系統(tǒng)輸出離開正常滿量程約14 LSB，可表示系統(tǒng)的總增益和失調(diào)誤差。 對于大多數(shù)應(yīng)用而言，該多路復(fù)用器開關(guān)時(shí)，ADA4899-1驅(qū)動放大器有助于在可以接受的通道間串?dāng)_誤差范圍內(nèi)使輸出建立至正和負(fù)滿量程。 輸出誤差與吞吐速率成指數(shù)關(guān)系，并在5 MSPS時(shí)達(dá)到0.01%最大值，如圖9所示。較低吞吐速率下的零串?dāng)_誤差表示ADC輸出在第一次轉(zhuǎn)換期間建立至其最終值。

　　圖9. 串?dāng)_誤差與吞吐速率的關(guān)系，以滿量程幅度的百分比表示

　　如圖10所示，1 V p-p（滿量程的10%）時(shí)，相對于滿量程的串?dāng)_誤差不足0.001%，并且隨差分輸入幅度成線性變化關(guān)系。 相對于階躍幅度的串?dāng)_誤差在整個(gè)輸入范圍內(nèi)幾乎是平坦的，并且總是不足0.01%。

　　圖10. 串?dāng)_誤差與差分輸入信號的關(guān)系

　　該多路復(fù)用信號鏈在噪聲與建立時(shí)間之間取得了最佳平衡，具有最優(yōu)性能。 這些結(jié)果表明，建立大電壓階躍、從ADC輸入端反沖以及在多路復(fù)用操作中降低串?dāng)_誤差幅度時(shí)需要用到寬帶寬、快速建立放大器。