揭開高性能多路復(fù)用數(shù)據(jù)采集系統(tǒng)的神秘面紗

用于醫(yī)學(xué)成像、工業(yè)過程控制、自動測試設(shè)備和 40G/100G 光通信系統(tǒng)的高通道密度數(shù)據(jù)采集系統(tǒng)可將來自多個傳感器的信號多路復(fù)用到少量 ADC，這些 ADC 可以按順序轉(zhuǎn)換每個通道。多路復(fù)用允許每個系統(tǒng)使用更少的ADC，從而顯著節(jié)省功耗、尺寸和成本。逐次逼近型ADC（通常稱為SAR ADC，因其逐次逼近寄存器）具有低延遲，因此在需要快速響應(yīng)滿量程輸入階躍（最壞情況）而沒有任何建立時間問題的多路復(fù)用系統(tǒng)中很受歡迎。SAR ADC易于使用，具有低功耗和小尺寸的特點。本文重點介紹與使用高性能精密SAR ADC的多路復(fù)用數(shù)據(jù)采集系統(tǒng)相關(guān)的關(guān)鍵設(shè)計考慮因素、性能結(jié)果和應(yīng)用挑戰(zhàn)。

多路復(fù)用數(shù)據(jù)采集系統(tǒng)的挑戰(zhàn)

多路復(fù)用數(shù)據(jù)采集系統(tǒng)要求寬帶放大器在驅(qū)動ADC滿量程（FS）輸入范圍的同時快速建立。此外，多路復(fù)用器通道的開關(guān)和順序采樣必須與ADC轉(zhuǎn)換周期同步。相鄰輸入之間的大電壓差使這些系統(tǒng)容易發(fā)生通道間串?dāng)_。為避免誤差，包括多路復(fù)用器和放大器在內(nèi)的整個信號鏈必須建立到所需的精度，通常指定為串?dāng)_誤差或建立誤差。圖1所示為數(shù)據(jù)采集系統(tǒng)的框圖，其中包括多路復(fù)用器、ADC驅(qū)動器和SAR ADC。

圖1.多路復(fù)用數(shù)據(jù)采集系統(tǒng)框圖。

復(fù) 用

多路復(fù)用器的快速輸入切換和寬帶寬對于高性能至關(guān)重要。多路復(fù)用器的導(dǎo)通或關(guān)斷時間指定了施加數(shù)字控制輸入和輸出跨越 90% V 之間的延遲外，如圖2所示。

圖2.典型多路復(fù)用器中的切換時間。

多路復(fù)用器輸入在切換通道時發(fā)生電壓毛刺或反沖。這種反沖是導(dǎo)通和關(guān)斷時間、導(dǎo)通電阻和負(fù)載電容的函數(shù)。具有低導(dǎo)通電阻的大型開關(guān)通常會產(chǎn)生較大的輸出電容，每次切換輸入時都必須將其充電至新電壓。如果輸出未穩(wěn)定到新電壓，則會發(fā)生串?dāng)_誤差。因此，多路復(fù)用器的帶寬必須足夠，并且必須在多路復(fù)用器輸入端使用緩沖放大器或大電容來建立滿量程階躍。此外，流過導(dǎo)通電阻的漏電流會引入增益誤差，因此兩者都應(yīng)保持較小。

模數(shù)轉(zhuǎn)換器驅(qū)動器

當(dāng)多路復(fù)用器輸入通道切換時，ADC驅(qū)動器放大器必須在指定的采樣周期內(nèi)建立較大的電壓階躍。輸入可以從負(fù)滿量程變?yōu)檎凉M量程，反之亦然，因此可以在短時間內(nèi)產(chǎn)生較大的輸入電壓階躍。放大器必須具有寬大信號帶寬和快速建立時間才能處理此步驟。此外，由于壓擺率或輸出電流限制，會出現(xiàn)非線性效應(yīng)。此外，驅(qū)動器放大器必須在采集周期開始時解決SAR ADC輸入上的電荷再平衡引起的反沖。這可能會成為多路復(fù)用系統(tǒng)中輸入的瓶頸。通過降低ADC的吞吐速率以提供更長的采集時間，可以減少建立時間問題，從而使放大器有足夠的時間建立到所需的精度。

圖3顯示了多路復(fù)用數(shù)據(jù)采集系統(tǒng)輸入進行滿量程變化時的時序圖。ADC的周期時間，由轉(zhuǎn)換時間加上采集時間（t中青= t卷積+ 噸ACQ），通常在數(shù)據(jù)手冊中指定為 1/吞吐速率。SAR ADC的容性DAC在轉(zhuǎn)換開始時與輸入斷開，多路復(fù)用器通道可以在小的開關(guān)延遲tS后切換到下一個通道。這允許建立所選通道的最長時間。為了保證最大吞吐量下的性能，多路復(fù)用系統(tǒng)中的所有元件必須在多路復(fù)用器切換和采集時間結(jié)束之間的ADC輸入端建立。多路復(fù)用器通道切換必須與ADC轉(zhuǎn)換時間正確同步。多路復(fù)用系統(tǒng)中可實現(xiàn)的吞吐速率是單個ADC吞吐速率除以采樣通道數(shù)。

圖3.多路復(fù)用數(shù)據(jù)采集系統(tǒng)的典型時序圖。

多路復(fù)用器輸入端的RC濾波器

一些設(shè)計人員使用低輸出阻抗緩沖器來處理來自多路復(fù)用器輸入的反沖。SAR ADC（數(shù)十MHz）和ADC驅(qū)動器（數(shù)十至數(shù)百MHz）的輸入帶寬高于采樣頻率，所需的輸入信號帶寬通常在數(shù)十至數(shù)百kHz范圍內(nèi)，因此可能需要在多路復(fù)用器的輸入端使用RC抗混疊濾波器，以消除不需要的信號（混疊）折回到目標(biāo)帶寬，并減少建立時間問題。應(yīng)根據(jù)以下權(quán)衡仔細(xì)選擇每個輸入通道使用的濾波器電容值：如果電容較大，將有助于衰減多路復(fù)用器的反沖，但也可以通過降低其相位裕量使先前的放大器級不穩(wěn)定。對于在變化電壓下具有高Q值、低溫度系數(shù)和穩(wěn)定電氣特性的RC濾波器，推薦使用C0G或NP0型電容器。應(yīng)選擇合理的串聯(lián)電阻值，以保持放大器穩(wěn)定并限制其輸出電流。電阻不能太大，否則多路復(fù)用器反沖后放大器將無法為電容器充電。

多路復(fù)用數(shù)據(jù)采集信號鏈

圖4顯示了多路復(fù)用數(shù)據(jù)采集系統(tǒng)的簡化信號鏈。兩個差分通道之一由ADG774 CMOS多路復(fù)用器選擇。為了評估該系統(tǒng)，ADG774的正差分和負(fù)差分輸入被連續(xù)切換，以產(chǎn)生滿量程步進。兩個超低失真運算放大器ADA4899-1緩沖多路復(fù)用器輸出，并驅(qū)動18位、5 MSPS PulSAR ADC AD7960。RC濾波器（33 Ω/56 pF）有助于降低AD7960容性DAC輸入的反沖，并限制流向AD7960輸入的噪聲。?

圖4.用于多路復(fù)用數(shù)據(jù)采集系統(tǒng)的簡化信號鏈。

ADG774四通道2：1 CMOS多路復(fù)用器提供快速開關(guān)速度（t上= 7 ns， t關(guān)閉= 4 ns），低導(dǎo)通電阻 （R上= 2.2 Ω），寬帶寬 （f–3分貝= 240 MHz）和低功耗（5 nW），使其非常適合便攜式和電池供電的儀器。ADG774的輸入連接到一個固定的5 V基準(zhǔn)電壓源和一個地，因此輸出應(yīng)從正滿量程擺動到負(fù)滿量程。圖5顯示了在整個0 V至5 V模擬輸入范圍和–40°C至+85°C溫度范圍內(nèi)導(dǎo)通電阻與輸入電壓的典型曲線。這種性能水平確保了快速開關(guān)信號的出色線性度和低失真。

圖5.ADG774導(dǎo)通電阻與輸入電壓的關(guān)系

ADG774的輸出連接到高輸入阻抗放大器級。ADA4899-1高速運算放大器具有超低噪聲（1 nV/√Hz）和失真（?117 dBc）、600 MHz帶寬和310 V/μs壓擺率。采用+7 V和?2.5 V電源供電，可提供足夠的裕量來實現(xiàn)低系統(tǒng)噪聲和失真。對于2 V p-p輸入信號，該放大器的50 ns建立時間為0.1%，如圖6所示，非常適合驅(qū)動AD7960。

圖6.ADA4899-1的典型建立時間。

AD7960精密差分ADC提供同類最佳的噪聲和線性度，無延遲或流水線延遲、高精度（18位分辨率、±0.8 LSB INL、99 dB SNR和–117 dB THD）、快速采樣（5 MSPS）、低功耗和低成本。該器件采用+5 V （VDD1）和+1.8 V（VDD2和VIO）電源供電，在回波時鐘模式下轉(zhuǎn)換時，在5 MSPS時的功耗僅為46.5 mW。其內(nèi)核功耗與吞吐量成線性關(guān)系，非常適合具有高通道密度的低功耗應(yīng)用。5 V和1.8 V電源可由ADP7104和ADP124等低噪聲LDO產(chǎn)生。

ADC的滿量程差分輸入范圍通過外部基準(zhǔn)電壓源設(shè)置為5 V或4.096 V。為了充分利用其動態(tài)范圍，輸入信號必須從0擺幅到VREF。在該信號鏈中，5 V基準(zhǔn)電壓源由高精度（最大初始誤差為±0.02%）低功耗（最大工作電流為950 μA）基準(zhǔn)電壓源ADR4550提供，具有出色的溫度穩(wěn)定性和低輸出噪聲。AD8031軌到軌運算放大器緩沖外部基準(zhǔn)電壓源。在大容性負(fù)載下保持穩(wěn)定，它可以驅(qū)動去耦電容，以最大限度地減少瞬態(tài)電流引起的電壓尖峰。AD8031非常適合各種應(yīng)用，從具有寬帶寬的電池供電系統(tǒng)到高元件密度要求低功耗的高速系統(tǒng)。

AD7960數(shù)字接口提供自時鐘和回波時鐘模式，采用低壓差分信號（LVDS），可在ADC和數(shù)字主機之間實現(xiàn)高達(dá)300 MHz（CLK±和D±）的高速數(shù)據(jù)傳輸。LVDS接口允許多個器件共享一個公共時鐘，從而減少數(shù)字線路數(shù)量并簡化信號路由。與并行接口相比，功耗更低，在多路復(fù)用應(yīng)用中特別有用。

AD7960在轉(zhuǎn)換開始后約115 ns返回采集模式，在200 ns總周期時間內(nèi)，約有40%用于采集信號。這種相對較長的采集時間減輕了放大器帶寬和建立時間要求的負(fù)擔(dān)，并使差分輸入更易于驅(qū)動。5 MSPS吞吐速率允許以快速掃描速率多路復(fù)用多個通道，因此高通道數(shù)系統(tǒng)所需的ADC更少。

在轉(zhuǎn)換過程中，AD7960的安靜時間要求為90 ns至110 ns，其中多路復(fù)用器輸入不得切換。因此，為避免破壞正在進行的轉(zhuǎn)換，必須在CNV±開始信號的上升沿之后將外部多路復(fù)用器切換到小于90 ns或大于110 ns。如果在此安靜時間內(nèi)切換模擬輸入，則電流轉(zhuǎn)換可能會損壞多達(dá)15 LSB。模擬輸入應(yīng)盡早切換，以允許最長時間壓擺滿量程信號并建立輸入。

每16次轉(zhuǎn)換后，多路復(fù)用器在CNV±上升沿后約10 ns在–5 V和+5 V之間切換，如圖7所示。這會產(chǎn)生一個滿量程差分階躍，因此ADC輸出從負(fù)滿量程變?yōu)檎凉M量程，如圖8所示。

圖7.示波器圖顯示了來自內(nèi)部 CAP DAC 的反沖。

圖8.AD7960輸出顯示ADG774每16次轉(zhuǎn)換后切換一次。

此開關(guān)時間延遲必須大于ADC的1.6 ns孔徑延遲。在ADC輸入端測得的信號顯示AD7960容性DAC的回沖約為1 V p-p（圖7，以紅色突出顯示）。為確保輸出完全建立，驅(qū)動放大器必須在下一次轉(zhuǎn)換開始之前建立該瞬變，在ADC以5 MSPS運行時的大約80 ns采集時間內(nèi)建立。以較低的吞吐速率運行ADC可提供更多的采集時間來建立這種反沖，從而降低多路復(fù)用器輸入通道之間的串?dāng)_誤差，并縮短滿量程階躍的建立時間。

在多路復(fù)用器輸入端測量的信號也顯示了通道切換的反沖。多路復(fù)用器輸入端的緩沖放大器有助于解決這種反沖。如果由于成本或空間原因無法使用輸入緩沖放大器，則可以在輸入端添加優(yōu)化的RC濾波器，以減少反沖和串?dāng)_的影響。多路復(fù)用器輸入端使用的RC濾波器的值會影響信號鏈的整體噪聲和建立時間。

當(dāng)多路復(fù)用器為靜態(tài)時，AD7960以最大5 MSPS吞吐速率運行的數(shù)據(jù)采集系統(tǒng)的輸出距離標(biāo)稱滿量程約14 LSB，代表系統(tǒng)的總增益和失調(diào)誤差。當(dāng)多路復(fù)用器切換時，ADA4899-1驅(qū)動器放大器有助于在大多數(shù)應(yīng)用中可接受的通道間串?dāng)_誤差范圍內(nèi)將輸出建立為正負(fù)滿量程。輸出誤差隨吞吐速率呈指數(shù)級增長，在5 MSPS時達(dá)到最大值0.01%，如圖9所示。較低吞吐速率下的零串?dāng)_誤差表明，ADC輸出在第一次轉(zhuǎn)換期間穩(wěn)定至最終值。

圖9.串?dāng)_誤差與吞吐量（占滿量程幅度的百分比）

如圖10所示，在1 V p-p（滿量程的10%）時，相對于滿量程的串?dāng)_誤差小于0.001%，并且隨差分輸入幅度線性變化。相對于步進幅度的串?dāng)_誤差在整個輸入范圍內(nèi)幾乎是平坦的，并且始終小于0.01%。

圖 10.串?dāng)_誤差與差分輸入信號的關(guān)系

該多路復(fù)用信號鏈提供優(yōu)化的性能，并具有最佳的噪聲與建立時間權(quán)衡。這些結(jié)果表明，需要寬帶寬、快速建立放大器來建立ADC輸入的大電壓階躍和反沖，并降低多路復(fù)用時的串?dāng)_誤差幅度。

多路復(fù)用數(shù)據(jù)采集系統(tǒng)布局注意事項

印刷電路板（PCB）布局對于保持信號完整性和實現(xiàn)信號鏈的預(yù)期性能至關(guān)重要。圖11顯示了69 mm×85 mm四層評估板的頂部。在電路板上放置各個元件和路由各種信號時必須小心。在這種情況下，輸入信號從左到右路由。ADC的所有電源和基準(zhǔn)引腳必須與靠近DUT的電容去耦，并使用短、寬、低阻抗走線連接，以便為高頻電流提供路徑，最大限度地降低EMI敏感性，并減少電源線路上的毛刺影響。根據(jù)數(shù)據(jù)手冊，推薦值通常為10 μF和100 nF。應(yīng)移除多路復(fù)用器、放大器和ADC輸入和輸出引腳下方的接地層和電源層，以避免產(chǎn)生不需要的寄生電容。器件的裸焊盤應(yīng)使用多個通孔直接焊接到PCB的接地層上。分離敏感的模擬和數(shù)字部分，同時使電源電路遠(yuǎn)離模擬信號路徑?？焖匍_關(guān)信號（如CNV±或CLK±）不應(yīng)靠近或交叉模擬信號路徑，以防止噪聲耦合到ADC。

圖 11.用于多路復(fù)用數(shù)據(jù)采集系統(tǒng)的頂層評估板。

多路復(fù)用數(shù)據(jù)采集應(yīng)用

工業(yè)自動化和醫(yī)學(xué)成像中使用的高性能、多通道數(shù)據(jù)采集系統(tǒng)需要寬帶寬、高精度和快速采樣，所有這些都以小巧、低成本的外形尺寸實現(xiàn)。18位AD7960和16位AD7961的5 MSPS吞吐速率允許將更多通道多路復(fù)用到更少的ADC，同時顯著降低成本、功耗和封裝尺寸。這有助于設(shè)計人員應(yīng)對高通道密度系統(tǒng)常見的空間、熱、功耗和其他關(guān)鍵設(shè)計挑戰(zhàn)。

出色的線性度和低噪聲可在計算機斷層掃描 （CT） 和數(shù)字 X 射線 （DXR） 應(yīng)用中提供增強的圖像質(zhì)量。將高采樣速率的多個通道切換為更少的ADC，可以縮短掃描時間并減少X射線劑量的暴露，從而提供準(zhǔn)確、經(jīng)濟實惠的診斷和更好的患者體驗。在CT掃描儀中，像素電流使用單個積分器和每個通道的采樣保持器連續(xù)捕獲，輸出多路復(fù)用到高速ADC。低噪聲模擬前端將來自每個像素的小電流轉(zhuǎn)換為大電壓，然后將其轉(zhuǎn)換為可處理的數(shù)字?jǐn)?shù)據(jù)。

多路復(fù)用醫(yī)療成像系統(tǒng)，尤其是 CT 和 DXR，規(guī)定相鄰像素的典型像素間串?dāng)_誤差為 ±0.1%，非相鄰像素的典型像素間串?dāng)_誤差為 ±0.01%。本文給出的結(jié)果表明，該多路復(fù)用信號鏈產(chǎn)生的串?dāng)_誤差完全在可接受的限值內(nèi)，即使在最大吞吐量和滿量程范圍內(nèi)也是如此。

結(jié)論

高性能、高通道密度、多路復(fù)用數(shù)據(jù)采集系統(tǒng)需要可靠的性能、功能靈活性和高精度，同時滿足功耗、空間和熱限制。本文提供了選擇多路復(fù)用信號鏈元件的指南，包括滿足預(yù)期性能的關(guān)鍵設(shè)計考慮因素，并提供了有關(guān)吞吐量、建立時間和噪聲之間權(quán)衡的見解。該信號鏈在滿量程范圍內(nèi)以5 MSPS時的串?dāng)_誤差小于0.01%實現(xiàn)了優(yōu)化的性能。

審核編輯：郭婷