多通道數(shù)據(jù)采集系統(tǒng)的性能優(yōu)化

在多通道、多路復(fù)用數(shù)據(jù)采集系統(tǒng)中，增加每個(gè)ADC的通道數(shù)可改善系統(tǒng)的總體成本、面積和功耗效率?，F(xiàn)代逐次逼近寄存器模數(shù)轉(zhuǎn)換器（SAR ADC）的高吞吐量和高能效使系統(tǒng)設(shè)計(jì)人員能夠?qū)崿F(xiàn)比以往更高的通道密度。本文將介紹多路復(fù)用器輸出端的大規(guī)模開關(guān)瞬變引起的多路復(fù)用器輸入端的建立瞬變?nèi)绾窝娱L(zhǎng)采集時(shí)間，從而有效地降低多通道數(shù)據(jù)采集系統(tǒng)的整體吞吐量。然后，它將重點(diǎn)討論設(shè)計(jì)權(quán)衡，以最大限度地縮短輸入建立時(shí)間，并提高數(shù)據(jù)吞吐量和系統(tǒng)效率。

什么是多通道DAQ，我們?nèi)绾魏饬慷嗤ǖ繢AQ的性能？

多通道數(shù)據(jù)采集（DAQ）系統(tǒng)是一個(gè)完整的信號(hào)鏈子系統(tǒng)，與多個(gè)輸入（通常是傳感器）接口，其主要功能是將輸入端的模擬信號(hào)轉(zhuǎn)換為處理單元可以理解的數(shù)字?jǐn)?shù)據(jù)。多通道DAQ系統(tǒng)的主要組件是模擬前端子系統(tǒng)（緩沖器、開關(guān)元件和信號(hào)調(diào)理模塊）、模數(shù)轉(zhuǎn)換器（ADC）和數(shù)字接口。對(duì)于高速、精密轉(zhuǎn)換器，開關(guān)元件（通常是多路復(fù)用器）放置在ADC驅(qū)動(dòng)器和轉(zhuǎn)換器本身之前，以利用現(xiàn)代ADC的先進(jìn)性能。SAR ADC是這些應(yīng)用中最常用的ADC類型，因?yàn)樗鼈兘Y(jié)合了速度和精度。

圖1.典型的基于SAR ADC的多路復(fù)用數(shù)據(jù)采集系統(tǒng)框圖。

用于工業(yè)和醫(yī)療應(yīng)用的高通道密度精密數(shù)據(jù)采集系統(tǒng)旨在將盡可能多的通道壓縮到盡可能小的區(qū)域。通常，多路復(fù)用DAQ系統(tǒng)可以通過以下方式實(shí)現(xiàn)高密度，高吞吐量和良好的能效：

使用高速精密SAR ADC

使用每通道的最小采樣率

在以下情況下，最大限度地提高SAR ADC轉(zhuǎn)換器利用率：

以 n 作為通道數(shù)。每個(gè)轉(zhuǎn)換器的多通道數(shù)據(jù)采集系統(tǒng)的總吞吐量由下式給出：

這表明，多通道DAQ系統(tǒng)的整體吞吐量不僅取決于SAR ADC的速度和分辨率，還取決于該轉(zhuǎn)換器的利用率。

延遲如何影響多通道DAQ系統(tǒng)的性能？

在存在任何結(jié)算延遲的情況下，項(xiàng) td添加到ADC的實(shí)際采樣和轉(zhuǎn)換周期中，得到實(shí)際最大轉(zhuǎn)換器采樣速率，由下式給出：

其中T模數(shù)轉(zhuǎn)換器是每個(gè)樣本的ADC周期（通常在大多數(shù)ADC數(shù)據(jù)手冊(cè)中找到，更常見的是SAR ADC采樣速率的倒數(shù)，以秒為單位）。對(duì)于非零延遲t，多通道DAQ系統(tǒng)的實(shí)際最大采樣率始終小于轉(zhuǎn)換器的采樣率d，導(dǎo)致轉(zhuǎn)換器利用率始終低于 100%。由此我們可以看出，添加到采樣和轉(zhuǎn)換周期的任何延遲都會(huì)降低轉(zhuǎn)換器利用率。當(dāng)與總吞吐量的早期表達(dá)式相關(guān)時(shí)，這有效地減少了多通道DAQ可以容納的最大通道數(shù)。總而言之，任何建立延遲都會(huì)降低多通道DAQ系統(tǒng)的通道密度和/或整體吞吐量。

現(xiàn)在，多路復(fù)用器輸入開關(guān)毛刺和輸入建立時(shí)間是多少？

當(dāng)多路復(fù)用器從一個(gè)輸入切換到另一個(gè)輸入時(shí)，輸出仍然具有先前輸入通道的存儲(chǔ)器，其形式是輸出負(fù)載電容和多路復(fù)用器的寄生漏極電容中存儲(chǔ)的電荷。對(duì)于ADC驅(qū)動(dòng)器和ADC本身等高容性負(fù)載，這一點(diǎn)更為明顯，因?yàn)檫@些存儲(chǔ)的電荷沒有低阻抗路徑。您甚至可以說，由于現(xiàn)代多路復(fù)用器的先開后合（BBM）機(jī)制，輸出的電容性質(zhì)和高阻抗而捕獲了這些電荷;它們只有在切換到下一個(gè)輸入后才能放電。

圖2.開關(guān)前狀態(tài)（左），開關(guān)后發(fā)生電荷共享，迅速導(dǎo)致電壓降?V（右）。

開關(guān)后，輸入電容C一個(gè)將并聯(lián)連接到輸出電容C外.C一個(gè)和 C外，但是，最初可能處于不同的電位，這將導(dǎo)致C之間的電荷共享一個(gè)和 C外.對(duì)于帶寬非常高的多路復(fù)用器，電荷共享幾乎是瞬間發(fā)生的，導(dǎo)致多路復(fù)用器輸入出現(xiàn)高頻毛刺。此毛刺的幅度 ?V 由下式給出：

其中 ?VC是開關(guān)前電容器電壓的差異。多路復(fù)用器輸入側(cè)發(fā)生的瞬態(tài)毛刺是一種通常稱為反沖的現(xiàn)象，對(duì)于具有高容性負(fù)載的開關(guān)應(yīng)用（如ADC、容性DAC和采樣電路等）更為普遍。MT-088 中簡(jiǎn)要說明了此主題。毛刺必須建立到輸出的1 LSB以內(nèi)才能為轉(zhuǎn)換器產(chǎn)生有效數(shù)據(jù)，輸入建立到1 LSB以內(nèi)（并保持在該范圍內(nèi)！）所需的時(shí)間是輸入建立時(shí)間（tS).tS是延遲 t 的一個(gè)組成部分d前面描述過，它可能對(duì)這個(gè)術(shù)語(yǔ)有最重要的貢獻(xiàn)。

當(dāng)ADC沒有現(xiàn)在那么快時(shí)，這些毛刺及其各自的輸入建立時(shí)間微不足道，不容忽視。然而，隨著ADC速度的調(diào)整，轉(zhuǎn)換器采樣周期越來越短，接近輸入建立時(shí)間的順序。如前所述，當(dāng)ADC周期為T模數(shù)轉(zhuǎn)換器，等于輸入建立時(shí)間tS（并且有效地d），轉(zhuǎn)換器利用率大大降低至50%。這意味著我們只使用了轉(zhuǎn)換器能力的一半！重申其重要性，輸入建立時(shí)間應(yīng)開始與精密轉(zhuǎn)換器當(dāng)前技術(shù)的速度成比例，為提高多通道DAQ系統(tǒng)的性能鋪平道路。

如何最小化輸入建立時(shí)間？

通常在緩沖放大器和多路復(fù)用器之間使用RC濾波器（參見CN-0292），稱為緩沖器網(wǎng)絡(luò)，從而將開關(guān)毛刺降至最低。圖3描述了用于2通道多路復(fù)用模擬前端子系統(tǒng)的信號(hào)鏈子系統(tǒng)及其相應(yīng)的開關(guān)時(shí)序圖。

圖3.用于多通道DAQ系統(tǒng)的2通道多路復(fù)用模擬前端子系統(tǒng)以及相應(yīng)的時(shí)序圖。

假設(shè)多路復(fù)用器相對(duì)于放大器和緩沖器RC具有非常高的帶寬，則以緩沖RC為主導(dǎo)極點(diǎn)，輸入毛刺和建立瞬態(tài)可以近似為具有一階（指數(shù)）響應(yīng)。為了進(jìn)一步剖析輸入毛刺，圖4詳細(xì)說明了輸入毛刺瞬態(tài)響應(yīng)。

圖4.剖析開關(guān)期間的多路復(fù)用器輸入毛刺：時(shí)序定義和設(shè)計(jì)目標(biāo)。

對(duì)于一階假設(shè)，誤差表達(dá)式 V錯(cuò)誤，是相對(duì)于時(shí)間的遞減指數(shù)函數(shù)。V 的初始值（切換時(shí)的值）錯(cuò)誤是毛刺幅度 ?V，并且會(huì)以取決于緩沖器 RC 值的速率衰減。V 所需的時(shí)間錯(cuò)誤建立到1 LSB以內(nèi)定義為輸入建立時(shí)間。

另一方面，轉(zhuǎn)換器的采樣周期為 tACQ（也稱為采集時(shí)間）。在ADC轉(zhuǎn)換階段，當(dāng)tACQ經(jīng)過后，轉(zhuǎn)換器將量化可用的任何采樣數(shù)據(jù)。如果 V錯(cuò)誤消退速度太慢，以至于沒有穩(wěn)定到某個(gè)值（1 LSB 到幾個(gè) LSB）。這將導(dǎo)致電流樣本被先前的模擬輸入損壞，并導(dǎo)致ADC通道之間的串?dāng)_?？紤]到輸入建立時(shí)間，必須確保輸入建立時(shí)間小于轉(zhuǎn)換器采集時(shí)間，以盡量減少誤差。此外，進(jìn)一步最小化S為使用更快的轉(zhuǎn)換器來提高系統(tǒng)的整體吞吐量和密度提供了機(jī)會(huì)。

通過我們庫(kù)中的一些數(shù)學(xué)運(yùn)算，最快輸入建立時(shí)間的表達(dá)式可以在最壞情況下推導(dǎo)出 ?VC是滿量程輸入范圍和V錯(cuò)誤達(dá)到至少 1 LSB（多路復(fù)用器輸出在目標(biāo)電平的 1 LSB 以內(nèi)）。多通道DAQ系統(tǒng)設(shè)計(jì)人員將有兩個(gè)設(shè)計(jì)旋鈕：緩沖時(shí)間常數(shù)和C一個(gè)/C外比率，從而得到輸入建立時(shí)間的表達(dá)式：

這里我們可以看到，輸入建立時(shí)間是緩沖器時(shí)間常數(shù)τ的線性函數(shù)，η V所需的時(shí)間常數(shù)錯(cuò)誤穩(wěn)定在 1 LSB 以內(nèi)。減少輸入建立時(shí)間的最直接方法是使用低時(shí)間常數(shù)緩沖器網(wǎng)絡(luò)，這是有意義的，因?yàn)楦斓模ǜ邘挘┚彌_器網(wǎng)絡(luò)將導(dǎo)致較低的時(shí)間常數(shù)。然而，這種方法將呈現(xiàn)一組涉及噪聲和負(fù)載的不同權(quán)衡?；蛘?，我們可以最小化術(shù)語(yǔ)η以獲得類似的結(jié)果。

η是緩沖電容器之比（C一個(gè)） 到輸出電容 （C外).如果 1 LSB 等于滿量程輸入范圍除以 2，提高到位數(shù) （N） 減去 1，然后 ?VC等于最壞情況下的滿量程輸入范圍。

等式 6 可能不是那么直觀，而且很難可視化，因此最好用 10 位、14 位、18 位和 20 位分辨率的半對(duì)數(shù)圖來說明它，如圖 5 所示。

圖5.穩(wěn)定為 1 LSB 所需時(shí)間常數(shù)的圖表。

可以看出，更高的C一個(gè)/C外值導(dǎo)致建立時(shí)間縮短;甚至可以達(dá)到極高電容器比率的零建立時(shí)間。由于 C外本質(zhì)上是多路復(fù)用器的漏極電容和后續(xù)級(jí)的輸入電容，只有C一個(gè)仍然是更通用的自由度。10位分辨率的零建立時(shí)間需要C一個(gè)至少比 C 大 1000×外比 C 大 1，000，000×外適用于 20 位系統(tǒng)！相比之下，對(duì)于10位和20位系統(tǒng)，100 pF的典型負(fù)載分別需要100 nF和100 μF的緩沖電容，以實(shí)現(xiàn)零建立時(shí)間。

總之，可以通過兩種方法實(shí)現(xiàn)輸入建立時(shí)間的最小化：

為緩沖器網(wǎng)絡(luò)使用高帶寬

使用高值的 C一個(gè)關(guān)于 C外

高帶寬和大緩沖電容可最大限度地縮短輸入建立時(shí)間，因此我們只使用最高帶寬和最大電容

不！您必須考慮RC負(fù)載效應(yīng)和放大器的驅(qū)動(dòng)能力！為了研究緩沖器網(wǎng)絡(luò)對(duì)緩沖放大器的負(fù)載影響，應(yīng)在頻域中分析模擬前端子系統(tǒng)。

由于我們建立在輸入毛刺的一階響應(yīng)的思想之上，因此緩沖器網(wǎng)絡(luò)極點(diǎn)應(yīng)該是最主要的貢獻(xiàn)者。換句話說，緩沖器帶寬應(yīng)小于緩沖放大器和多路復(fù)用器，以避免多個(gè)極點(diǎn)相互作用，從而確保一階近似保持。

圖6.緩沖器和緩沖器等效電路（左）以及放大器和緩沖器的等效阻抗（右）。

典型的緩沖器架構(gòu)由一個(gè)采用緩沖器（G = 1）配置的精密放大器組成，與緩沖器網(wǎng)絡(luò)級(jí)聯(lián)。在頻域分析中，該子系統(tǒng)的輸出取決于緩沖器輸入阻抗與緩沖器輸入阻抗和放大器閉環(huán)輸出阻抗之和的比值。通過檢查，緩沖器輸入阻抗應(yīng)大于放大器的閉環(huán)阻抗，以避免負(fù)載效應(yīng)，如公式7所述。

也就是說，為了避免緩沖器網(wǎng)絡(luò)加載緩沖放大器，我們應(yīng)該：

增加緩沖時(shí)間常數(shù)，R一個(gè)C一個(gè)，有效降低帶寬

使用小型緩沖電容器C一個(gè)

選擇具有極低閉環(huán)輸出阻抗的放大器

前兩個(gè)選項(xiàng)讓我們清楚地了解加載效應(yīng)和輸入建立時(shí)間之間的權(quán)衡。這限制了緩沖器帶寬和電容器的高度。第三個(gè)選項(xiàng)引入了在選擇合適的精密放大器時(shí)應(yīng)考慮的性能參數(shù)。還應(yīng)考慮穩(wěn)定性和駕駛能力。

圖7顯示，對(duì)于具有足夠帶寬的精密放大器（例如閉環(huán)帶寬約為970 kHz的–3 dB閉環(huán)帶寬的ADA4096-2），結(jié)果與目前提出的分析結(jié)果一致，但少數(shù)波形除外。對(duì)于 10 kHz 的緩沖器帶寬，最大 C一個(gè)導(dǎo)致最快的輸入建立時(shí)間。而對(duì)于 200 kHz 的緩沖器帶寬，增加 C一個(gè)在加載生效之前，仍會(huì)導(dǎo)致更快的建立時(shí)間。從結(jié)果中看到的欠阻尼響應(yīng)具有最小的毛刺幅度，但建立時(shí)間比較小的C的響應(yīng)長(zhǎng)一個(gè)，盡管毛刺幅度更大。這強(qiáng)調(diào)了仔細(xì)研究緩沖器如何加載放大器的重要性，因?yàn)樵跒橄到y(tǒng)選擇組件時(shí)應(yīng)始終考慮到這一點(diǎn)。

圖7.多路復(fù)用器輸入，緩沖帶寬為10 kHz（頂部）和200 kHz（底部），適用于ADA4096-2放大器型號(hào)。

如前所述，一個(gè)需要考慮的放大器參數(shù)是閉環(huán)輸出阻抗。運(yùn)算放大器的閉環(huán)阻抗通常與其開環(huán)增益A成反比V.我們還希望緩沖器網(wǎng)絡(luò)具有高帶寬，以最短的建立時(shí)間，要求放大器具有–3 dB帶寬，甚至大于緩沖器帶寬。除了 低 噪聲、 失調(diào) 和 失調(diào) 漂 距 之外， 最 適合 用于 多路 復(fù) 用 DAQ 系統(tǒng) 的 最 短 輸入 建立 時(shí)間 的 精密 放大器 還 具有 兩個(gè) 優(yōu)先 屬性： 1） 具有 高 帶 寬 和 2） 具有 非常低 的 閉 環(huán) 阻抗。然而，這些并非沒有權(quán)衡，它們以功耗的形式出現(xiàn)。例如，我們可以查看ADA4096-2和ADA4522-2的閉環(huán)阻抗，如圖8所示。

圖 8a.ADA4522-2閉環(huán)阻抗的數(shù)據(jù)手冊(cè)圖

圖 8b.ADA4096-2閉環(huán)阻抗的數(shù)據(jù)手冊(cè)圖。

從數(shù)據(jù)手冊(cè)中的閉環(huán)輸出阻抗圖以及ADA4522-2的–3 dB閉環(huán)帶寬為6 MHz（標(biāo)稱值）可以看出，它是更適合該應(yīng)用的驅(qū)動(dòng)器。但是，當(dāng)優(yōu)先考慮功耗時(shí)，每個(gè)放大器電源電流為60 μA（典型值）的ADA4096-2比ADA4522-2的每個(gè)放大器830 μA（典型值）更具吸引力。盡管如此，兩種精密放大器都可以使用;這一切都?xì)w結(jié)為應(yīng)用程序真正需要什么。

結(jié)論

好吧，那么我們能做的最好的事情是什么？

為了最大限度地提高多通道DAQ系統(tǒng)的密度和吞吐量，輸入建立時(shí)間應(yīng)小于或等于ADC采集時(shí)間。任何 額外 的 延遲 都會(huì) 降低 多 通道 DAQ 系統(tǒng) 的 性能。最小化輸入建立時(shí)間涉及增加緩沖器的帶寬和電容，但由于頻域中的負(fù)載效應(yīng)，在選擇元件值時(shí)必須小心。最后，選擇最合適的精密放大器需要在功率、閉環(huán)輸出阻抗和–3 dB帶寬之間進(jìn)行權(quán)衡，優(yōu)先考慮應(yīng)用的實(shí)際需求。

審核編輯：郭婷