同步網絡高性能線卡時鐘方案解析

在分布式網絡中，由于網絡傳輸時延的不確定性，導致采用網絡命令觸發(fā)的同步精度差；同時，由于分布式網絡各節(jié)點位置的分散性，不適合采用各節(jié)點硬件同步提供高精度的同步觸發(fā)?；跁r間信息的同步觸發(fā)方式特別適合于分布式遠距離同步系統(tǒng)，其觸發(fā)方式靈活，不受距離的限制。

同步以太網是一種采用以太網鏈路碼流恢復時鐘的技術， 簡稱SyncE。同步以太網通過從串行數據碼流中恢復出發(fā)送端的時鐘，從而實現網絡時鐘同步。但SyncE不能提供時間同步。IEEE1588v2是統(tǒng)一提供時間同步和頻率同步的方法，能適合于不同傳送平臺的時頻傳送，既可以基于1588v2的時間戳以基于分組的時間傳送（TOP）方式單向傳遞頻率，也可使用IEEE1588v2的協(xié)議實現時間同步。IEEE1588v2時間同步的核心思想是采用主從時鐘方式，對時間信息進行編碼，利用網絡的對稱性和延時測量技術，通過報文消息的雙向交互實現主從時間的同步。

同步網絡的時鐘傳遞系統(tǒng)

線卡時鐘方案必須能自動選擇合適的參考時鐘輸入，盡可能地平滑地進行主備時鐘切換以避免引起輸出時鐘瞬態(tài)跳變。同時，時鐘必須滿足線卡各種工作模式下對時鐘抖動jitter的要求，以保證業(yè)務鏈路的誤碼率。

線卡的頻率控制電路會基于優(yōu)先級，選取線卡的主參考頻率；如果主參考頻率故障，線卡頻率控制電路會切換到備參考頻率。主參考頻率和備參考頻率之間的相差可能在時鐘的輸出端造成相位瞬時突變而影響系統(tǒng)性能，例如誤碼率升高，因此系統(tǒng)對參考頻率切換過程照成的頻率輸出相位抖動變化率要求極為嚴格。比如：SONET規(guī)定頻率輸出相位的峰對峰值最大變動幅度必須小于GR-1244-CORE指定的最大時間間隔誤差 MTIE。

除此之外，系統(tǒng)還要求線卡在輸入參考頻率發(fā)生故障時，能手動或自動在主參考輸入頻率和備參考頻率之間進行切換。自動切換可以包含復原功能，此時系統(tǒng)會在主參考頻率出現故障時切換到備參考頻率，等到主參考頻率恢復正常后再切換回主參考頻率。自動切換也可以不包含復原功能，此時系統(tǒng)從主參考頻率切換到備參考頻率后，就算主參考頻率恢復正常也會繼續(xù)使用備參考頻率。

下表列出了56G PAM-4鏈路中針對不同走線和電纜長度的參考時鐘需求。可以看到，56G PAM-4 SerDes的交換機ASIC供應商要求在12 kHz至20 MHz的頻帶內最大參考時鐘抖動為150 fs RMS。

串行鏈路中的總允許抖動由IEEE協(xié)議或CEI協(xié)議決定。 例如，IEEE 802.3bs在400GAUI-8中規(guī)定，對于芯片到芯片（C2C）數據傳輸，最大發(fā)送抖動（RMS）應不大于0.023UI，這相當于鏈路總抖動為865 fs RMS。通常分配到時鐘模塊的抖動很低，對于SNR通常較低的PAM-4系統(tǒng)，甚至可低至10%總抖動。 因此，對于10%時鐘抖動預算，允許的參考時鐘抖動為270 fs RMS。

TI的LMK05318 是一款高性能網絡同步器時鐘器件，提供抖動消除、時鐘生成、先進的時鐘監(jiān)控和卓越的無中斷切換性能，可滿足通信基礎設施的嚴格計時要求。該器件可使用 TI 專有的體聲波 （BAW） VCO 技術生成具有 50fs RMS 抖動的輸出時鐘，而不受 XO 和基準輸入的抖動和頻率的影響。DPLL 支持抖動和漂移衰減的可編程環(huán)路帶寬，而兩個 APLL 支持分頻率轉換，從而可以實現靈活的時鐘生成。DPLL 支持的同步選項包括采用相位消除的無中斷切換、數字保持和頻率階躍小于 0.001ppb（十億分之一）的 DCO 模式，從而實現精確的時鐘控制（IEEE 1588 PTP 從運行）。DPLL 可以鎖相到 1 PPS（每秒脈沖數）基準輸入，并且在一個輸出上支持可選零延遲模式，以實現具有可編程失調電壓的確定性輸入到輸出相位校準。先進的基準輸入監(jiān)控塊可確保穩(wěn)健的時鐘故障檢測并在發(fā)生基準缺失 （LOR） 時幫助將輸出時鐘干擾降至最低。

下圖是LMK045318 輸出相位噪聲，時鐘輸出頻點156.25MHZ，在（12KHz~20MHz）積分區(qū)間，均值抖動是59fs，PLL1 2.5GHz BAW。Jitter性能能很好地滿足高速線卡時鐘方案的抖動需求。

采用相位對消功能，LMK05318具有行業(yè)領先的±50ps相位瞬態(tài)切換。下圖是156.25MHz時鐘輸出，手動強制從主參考切換到備參考時的切換性能?？梢钥吹酵耆螴TU-T G.8262要求。

用于 IEEE1588 和同步以太網的德州儀器的DPLL（數字 PLL）芯片LMK05318專為實現整個分組交換網絡中的同步化而設計。對于 IEEE1588 應用，可將嵌入式 DCO（數控振蕩器）用作低抖動合成器來完成 IEEE1588 時鐘恢復算法。對于同步以太網應用，DPLL 符合EEC（同步以太網設備時鐘）的ITU-T建議；這些器件還符合SONET/SDH同步要求。TI的DPLL可在IEEE1588 DCO與 SyncE 模式之間切換，并提供了下列功能：可選環(huán)路濾波器、延遲、不中斷參考切換、相位斜率限制和時鐘冗余。這些特點大大簡化同步網絡業(yè)務線卡時鐘的設計。