基于DS26502時(shí)鐘恢復(fù)芯片實(shí)現(xiàn)前端接口電路的應(yīng)用設(shè)計(jì)

傳統(tǒng)電信網(wǎng)絡(luò)是個(gè)同步網(wǎng)絡(luò)，電信局間和各局內(nèi)部都要保持同步狀態(tài)。因此必須有一個(gè)同步分配系統(tǒng)來保證經(jīng)過線路傳輸?shù)?a target="_blank">信號(hào)仍然可以保持原始的同步關(guān)系。在一個(gè) PDH網(wǎng)絡(luò)中，從T1或E1線路上恢復(fù)出時(shí)鐘信號(hào)，同步供給單元（SSU）或樓宇綜合定時(shí)供給（BITS）是網(wǎng)絡(luò)同步中常用的一種方式，它主要是由主時(shí)鐘為同步網(wǎng)絡(luò)中的下一級(jí)設(shè)備提供時(shí)鐘。BITS主要用于北美地區(qū)，在其他地方主要使用SSU。本文利用Dallas Semiconductor公司的DS26502為BITS/SSU應(yīng)用或者使用T1/E1傳送定時(shí)信息的系統(tǒng)提供一個(gè)完整的前端解決方案。

網(wǎng)絡(luò)同步的基本概念

目前絕大多數(shù)電信網(wǎng)絡(luò)都是同步網(wǎng)絡(luò)，無論是2G的GSM、3G的CDMA還是目前熱門的WiMAX網(wǎng)絡(luò)，它們的運(yùn)營(yíng)和發(fā)展都必須首先解決同步問題。同步是指信號(hào)之間的頻率或相位保持某種特定關(guān)系，即在相對(duì)應(yīng)的有效時(shí)刻內(nèi)以同一速率出現(xiàn)。對(duì)一個(gè)電信網(wǎng)絡(luò)的所有時(shí)鐘進(jìn)行同步，是為了確保發(fā)送和接收節(jié)點(diǎn)以同樣的速率對(duì)數(shù)據(jù)進(jìn)行采樣，防止數(shù)據(jù)傳輸丟失。一個(gè)公用電話交換網(wǎng)絡(luò)（PSTN）能夠正常工作需要同時(shí)實(shí)現(xiàn)比特同步、幀同步和網(wǎng)同步。

網(wǎng)絡(luò)的同步以時(shí)鐘分層結(jié)構(gòu)為基礎(chǔ)，如圖1所示。頂層是主參考時(shí)鐘（PRC）或主參考源（PRS），時(shí)鐘精度最高，可以達(dá)到10-11。 PRC/PRS可以通過一個(gè)銫原子鐘產(chǎn)生，或者通過GPS、GLONASS接收。接下來一層為同步供給單元（SSU）或樓宇綜合定時(shí)供給（BITS）。 SSU/BITS具有保持性能，當(dāng)它失去與PRC/PRS的同步后，可以產(chǎn)生一個(gè)短時(shí)間內(nèi)精度高于其固有自由振蕩精度的時(shí)鐘。SSU/BITS通常采用由銣時(shí)鐘驅(qū)動(dòng)的數(shù)字鎖相環(huán)（DPLL）來實(shí)現(xiàn)，可以是只具有時(shí)鐘功能而不進(jìn)行數(shù)據(jù)傳輸?shù)莫?dú)立產(chǎn)品。第三層是SDH設(shè)備時(shí)鐘（SEC）或SONET最小時(shí)鐘 （SMC）。SEC/SMC也具有保持性能，但其保持和自由振蕩精度性能低于對(duì)SSU/BITS的要求。SEC/SMC通常采用由恒溫晶體振蕩器 （OCXO）或溫度控制晶體振蕩器（TCXO）驅(qū)動(dòng)的DPLL來實(shí)現(xiàn)，可以是網(wǎng)絡(luò)產(chǎn)品的一部分或某塊單板。分層結(jié)構(gòu)中的第二層及以下各層，只要其到 PRC/PRS的路徑不中斷，就可以擁有與PRC/PRS相同的時(shí)鐘精度。

圖1 網(wǎng)絡(luò)同步時(shí)鐘分層結(jié)構(gòu)

目前有兩個(gè)主要的標(biāo)準(zhǔn)組織負(fù)責(zé)制定網(wǎng)絡(luò)時(shí)鐘要求，Telcordia發(fā)布的GR-XXX-CORE主要面向北美地區(qū)，而ITU則通過ITU-T G.XXX系列文檔面向全球其他地區(qū)。中國已建成的數(shù)字同步是建立在PDH環(huán)境下，即利用PDH電路傳遞定時(shí)信號(hào)。隨著傳輸網(wǎng)由PDH向SDH的發(fā)展，傳輸所又制定了《SDH網(wǎng)傳送同步網(wǎng)定時(shí)的方法》。中國采用2048kb/s和2048kHz兩種信號(hào)，做為同步網(wǎng)標(biāo)準(zhǔn)的接口信號(hào)。2048kHz信號(hào)符合 G.703建議，而2048kb/s則同時(shí)符合G.703和G.704建議。

DS26502的基本功能

在早期利用PDH傳送同步時(shí)鐘時(shí)，由于沒有專用的時(shí)鐘恢復(fù)器件，通常的做法是利用集成成幀器（FRAMER）的單片T1/E1收發(fā)器，例如 DS2155的線路恢復(fù)時(shí)鐘RCLK，來做為同步的接收。采用這種方案可以完成同步時(shí)鐘的傳送，但是它同樣存在一些缺點(diǎn)，因?yàn)閱纹瞻l(fā)器不是專用時(shí)鐘恢復(fù)芯片，所以首先會(huì)有很多管腳閑置，導(dǎo)致資源浪費(fèi)，設(shè)計(jì)復(fù)雜，在一些無關(guān)的處理上造成不必要的功率消耗。此外，在時(shí)鐘配置方面由于沒有特別的處理，因此無法實(shí)現(xiàn)ANSI/ITU-T關(guān)于同步時(shí)鐘信號(hào)的某些特殊要求。

DS26502是Dallas Semiconductor公司推出的SSU/BITS專用時(shí)鐘恢復(fù)器件，系統(tǒng)結(jié)構(gòu)如圖2所示。它的接收端可以從T1、E1、64kHz復(fù)合時(shí)鐘 （64KCC）和6312kHz同步定時(shí)接口恢復(fù)出時(shí)鐘，在T1和E1模式下，還能恢復(fù)同步狀態(tài)消息（SSM）。發(fā)送部分可以直接連接到T1、E1或 64KCC復(fù)合時(shí)鐘同步接口，在T1和E1模式下也能夠提供SSM。在DS26502支持的輸入和輸出同步時(shí)鐘頻率內(nèi)，它能夠?qū)崿F(xiàn)頻率的任意轉(zhuǎn)換。另外， DS26502還具有單獨(dú)的輸出，用來提供6312kHz時(shí)鐘信號(hào)。

圖2 DS26502的系統(tǒng)結(jié)構(gòu)

在物理特性方面，DS26502可以通過軟件設(shè)置，同時(shí)支持長(zhǎng)距和短距，無須更改硬件就可以匹配75/100/110/120等不同線路接口；在進(jìn)行冗余設(shè)計(jì)時(shí)，為了方便進(jìn)行保護(hù)切換，通過器件引腳可以實(shí)現(xiàn)發(fā)送端輸出的快速關(guān)斷；芯片內(nèi)部的抖動(dòng)衰減器既可以放在發(fā)送側(cè)也可以放在接收側(cè)，并且具有旁路模式；當(dāng)線路出現(xiàn)LOS、AIS和LOF等狀態(tài)時(shí)，有硬件管腳輸出指示，通過連接LED燈可以方便查找發(fā)現(xiàn)問題；控制方式多樣，可以通過并行、串行或者硬件控制器端口進(jìn)行讀寫，采用8位并行控制端口時(shí)可以選取Intel或Motorola兩種總線模式，串行方式時(shí)采用通用的SPI接口。在協(xié)議方面， DS26502符合ANSI關(guān)于T1和ITU-T關(guān)于E1的所有指標(biāo)，符合G.703 2048kHz同步接口和64kHz中心化（選項(xiàng)A）和同向定時(shí)接口，符合G.703附錄II中64kHz和6312kHz日本同步接口。

DS26502的應(yīng)用

DS26502有兩種主要的工作模式：軟件模式和硬件模式，它們主要的區(qū)別是器件的控制方式不同。軟件模式時(shí)，微控制器使用串行或并行總線與圖2中 DS26502內(nèi)部的控制寄存器連接，由這個(gè)外部控制器對(duì)DS26502進(jìn)行初始化、數(shù)據(jù)讀寫等操作；在硬件模式中，原來的串行或并行通信接口引腳被重新賦予功能，通過這些引腳新的邏輯定義，就能在沒有外圍處理器的情況下直接控制DS26502的內(nèi)部工作。這是硬件模式的優(yōu)點(diǎn)之一。實(shí)際設(shè)計(jì)中，是否采用硬件模式要取決于具體應(yīng)用的特殊要求。設(shè)計(jì)當(dāng)中需要重點(diǎn)考慮目標(biāo)應(yīng)用是否會(huì)用到一些只能在軟件模式下使用的功能，這也是采用硬件模式的一個(gè)局限性，有些功能在此模式下無法使用，或者有些功能無法像軟件模式那樣進(jìn)行設(shè)置，比如軟件復(fù)位、中斷屏蔽以及狀 態(tài)寄存器的讀寫等都無法進(jìn)行。

為了充分利用DS26502的特性，在設(shè)計(jì)中采用軟件方式進(jìn)行設(shè)計(jì)，如圖3所示。選取高速八位單片機(jī)DS80C320作為主控制器，整板采用MAX809來做復(fù)位控制。

圖3 DS26502的應(yīng)用框圖

DS26502的線路側(cè)設(shè)計(jì)與標(biāo)準(zhǔn)T1/E1電路設(shè)計(jì)完全相同，圖4為接口電路。它的LIU接口可以在T1/E1/64KCC/6312kHz網(wǎng)絡(luò)間通過軟件切換，無須改動(dòng)外部設(shè)計(jì)。這里的64kcc是指符合 G.703的64kHz同步接口，此時(shí)64kHz時(shí)鐘信號(hào)通過編碼內(nèi)含8kHz和400Hz兩個(gè)頻率。LIU的發(fā)送和接收完全獨(dú)立，這意味著發(fā)送端可以與 T1（E1）電路相連，而接收端采用E1（T1）模式。需要注意的是，在G.703規(guī)范中關(guān)于如何進(jìn)行6312kHz的脈沖成形并沒有明確規(guī)定，所以 6312kHz和其他模式略有不同。接收時(shí)，6312kHz與其他模式相同，通過RTIP和RRING進(jìn)行接收，但發(fā)送時(shí)它只是TCLKO管腳輸出的一個(gè) 0～3.3V的信號(hào)，并不通過TTIP和TRING送到線路上輸出，需要由外部濾波器來實(shí)現(xiàn)6312kHz的正弦波形。

圖4 DS26502的接口電路

當(dāng)線路接口需要連接到一個(gè)監(jiān)測(cè)端口時(shí)，由于E1/T1線路端接電阻和監(jiān)測(cè)端口的隔離電阻分壓的關(guān)系，此時(shí)線路中存在阻性衰減，所以需要E1/T1接收線路能夠提供不同的接收增益。DS26502針對(duì)這種應(yīng)用，可以提供接收側(cè)的監(jiān)控應(yīng)用模式，通過設(shè)置MM0和MM1兩個(gè)寄存器，DS26502可以提供最高32dB的接收增益，補(bǔ)償分壓后信號(hào)幅值降低的問題。需要注意的是，這種純阻性的損耗和增益與E1/T1傳輸線路上的電纜損耗特性不同。

DS26502的輸出端就是需要從線路中提取的2M同步時(shí)鐘。這個(gè)時(shí)鐘一路送入FPGA進(jìn)行處理，這樣可以提高靈活性，方便改變單板的管腳配置，另一路送入時(shí)鐘驅(qū)動(dòng)器供本板其他器件使用。DS26502除了可以從線路中提取時(shí)鐘外，也可以接收ITU G.703第10部分中規(guī)定的2.048MHz的同步方波時(shí)鐘。

同步狀態(tài)信息SSM（Synchronization Status Message）用于在同步定時(shí)鏈路中傳遞定時(shí)信號(hào)的質(zhì)量等級(jí)，使得SDH網(wǎng)和同步網(wǎng)中的節(jié)點(diǎn)時(shí)鐘通過對(duì)SSM的解讀獲取上游時(shí)鐘的信息，對(duì)本節(jié)點(diǎn)的時(shí)鐘進(jìn)行相應(yīng)操作（例如跟蹤、倒換或轉(zhuǎn)入保持），并將該節(jié)點(diǎn)同步信息傳遞給下游。它采用4bit編碼，共16種信號(hào)，反映不同的質(zhì)量等級(jí)。由于2Mb/s信號(hào)傳輸距離長(zhǎng)，又有同步狀態(tài)信息（SSM）功能，因此在同步網(wǎng)絡(luò)中優(yōu)先采用2Mb/s信號(hào)。DS26502可以在T1和E1模式下方便的提取插入SSM信息，同時(shí)它支持2Mb/s信號(hào)。在E1電路中，Sa位用來發(fā)送和接收同步狀態(tài)信息，最基本的Sa/Si位讀取方式可以基于CRC4多幀方式，也可以基于雙幀方式，通過DS26502的軟件接口，可以讀寫到接收和發(fā)送的Sa/Si位。在T1模式下，DS26502通過BOC控制器直接讀寫同步狀態(tài)信息。

軟件流程

圖3單板的系統(tǒng)初始化和配置如下：DS26502在上電后會(huì)馬上自動(dòng)復(fù)位，清除所有可寫的寄存器空間，等待復(fù)位完成后，可以通過查詢寄存器檢測(cè)器件的ID號(hào)。上電復(fù)位后LIRST（LIC2.6）寄存器需要從0置為1，來對(duì)線路接口電路進(jìn)行復(fù)位，這將初始化時(shí)鐘恢復(fù)電路的狀態(tài)機(jī)，對(duì)抖動(dòng)衰減器重新進(jìn)行中心定位，這一過程大概需要40ms。除了上電復(fù)位外，單板可以在任何時(shí)候通過拉低TSTRST管腳硬件復(fù)位，或者通過模式寄存器中的SFTRST位軟件復(fù)位，復(fù)位過程 中所有操作將會(huì)中斷。復(fù)位完成后，系統(tǒng)開始配置時(shí)鐘，容許時(shí)鐘系統(tǒng)適當(dāng)調(diào)節(jié)后，開始對(duì)寄存器空間初始化，包括寄存器保留位的寫入。因?yàn)閺?fù)位后系統(tǒng)默認(rèn)關(guān)閉所有中斷，所以需要對(duì)中斷控制寄存器中特定的位寫1來打開相應(yīng)的中斷，因此按照具體應(yīng)用初始化中斷寄存器，打開不同的中斷位，此時(shí)系統(tǒng)就可以正常工作，等待處理中斷和鎖定的各種狀態(tài)信息。當(dāng)出現(xiàn)中斷時(shí)，系統(tǒng)首先讀取中斷信息寄存器來判斷是哪個(gè)狀態(tài)寄存器產(chǎn)生了中斷，然后通過檢查這個(gè)狀態(tài)寄存器來最終確定真正的中斷源。

結(jié)論

本文針對(duì)目前同步網(wǎng)絡(luò)的現(xiàn)狀，采用BITS接口芯片DS26502設(shè)計(jì)了一個(gè)前端接口電路，實(shí)現(xiàn)了ANSI/ITU-T等標(biāo)準(zhǔn)組織關(guān)于網(wǎng)絡(luò)時(shí)鐘的各種要求。

責(zé)任編輯：gt