USB設(shè)備端上拉電阻功能研究資料下載

經(jīng)常在一些開發(fā)板上看到USB接口的D /D-線上接上下拉電阻，有的則什么都不接。對(duì)這點(diǎn)比較困惑。 在USB協(xié)議的官網(wǎng)上， 查看了resistor_ecn文檔。 Boost升壓: TPS55340，5A、40V 電流模式集成 FET 升壓 DC/DC 轉(zhuǎn)換器 TPS61170，采用了 2x2mm QFN 封裝的 1.2A 開關(guān)、1.2MHz高壓升壓轉(zhuǎn)換器 首先USB總線也會(huì)有idle狀態(tài)和transmit態(tài)。 在剛開始的時(shí)候usb host會(huì)檢測(cè)總線的狀態(tài)，如果都為低則說明暫時(shí)沒有device請(qǐng)求接入。所以host側(cè)才會(huì)有兩個(gè)下拉電阻默認(rèn)設(shè)置為idle態(tài)。 而D /D-上的上拉電阻則是來指明usb device是low或full/high設(shè)備。D 上拉說明是full/high設(shè)備，D-上拉說明是low設(shè)備。 上下拉的阻值有個(gè)比較大的范圍，spec上有詳細(xì)說明。一般都習(xí)慣host的下拉是15K，device的上拉是1.5K，精度5%。但是也有些設(shè)計(jì)為了提高信號(hào)質(zhì)量，會(huì)在末端做戴維南匹配，device側(cè)也會(huì)有下拉。 上拉到3.3V電平，范圍是3.0V~3.6V。如果有戴維南匹配的話，下值可以到2.7V。也可以用7.2K電阻上拉到5V電平。好像最新的規(guī)范都修改到下值2.7V。 當(dāng)D /D-線上高電平消失超過2.5us，則總線釋放device進(jìn)入idle狀態(tài)。 設(shè)計(jì)中都會(huì)直接上拉的3.3V電平，也有的使用三極管或mos串電阻來控制狀態(tài)。我打算直接用一個(gè)stm32的IO來控制這個(gè)電平。 這有一篇非常好的研究文檔： “USB設(shè)備端上拉電阻功能研究” Micro USB Receptacle 母座（正視左邊是pin1） Plug公頭（公頭母座都有AB兩種類型） Pin 名稱 線的顏色 描述 1 VBUS Red（紅） 電源正5 V 2 D? White（白） 數(shù)據(jù)線負(fù) 3 D