什么是TTL電平、CMOS電平？都有哪些區(qū)別？資料下載

什么是ttl電平 TTL電平信號(hào)被利用的最多是因?yàn)橥ǔ?shù)據(jù)表示采用二進(jìn)制規(guī)定，+5V等價(jià)于邏輯"1"，0V等價(jià)于邏輯"0"，這被稱做TTL(晶體管-晶體管邏輯電平)信號(hào)系統(tǒng)，這是計(jì)算機(jī)處理器控制的設(shè)備內(nèi)部各部分之間通信的標(biāo)準(zhǔn)技術(shù)。 TTL電平信號(hào)對(duì)于計(jì)算機(jī)處理器控制的設(shè)備內(nèi)部的數(shù)據(jù)傳輸是很理想的，首先計(jì)算機(jī)處理器控制的設(shè)備內(nèi)部的數(shù)據(jù)傳輸對(duì)于電源的要求不高以及熱損耗也較低，另外TTL電平信號(hào)直接與集成電路連接而不需要價(jià)格昂貴的線路驅(qū)動(dòng)器以及接收器電路;再者，計(jì)算機(jī)處理器控制的設(shè)備內(nèi)部的數(shù)據(jù)傳輸是在高速下進(jìn)行的，而TTL接口的操作恰能滿足這個(gè)要求。TTL型通信大多數(shù)情況下，是采用并行數(shù)據(jù)傳輸方式，而并行數(shù)據(jù)傳輸對(duì)于超過(guò)10英尺的距離就不適合了。這是由于可靠性和成本兩面的原因。因?yàn)樵诓⑿薪涌谥写嬖谥嗪筒粚?duì)稱的問(wèn)題，這些問(wèn)題對(duì)可靠性均有影響;另外對(duì)于并行數(shù)據(jù)傳輸，電纜以及連接器的費(fèi)用比起串行通信方式來(lái)也要高一些。 TTL電路的電平就叫TTL 電平，CMOS電路的電平就叫CMOS電平 TTL集成電路的全名是晶體管-晶體管邏輯集成電路(Transistor-Transistor Logic),主要有54/74系列標(biāo)準(zhǔn)TTL、高速型TTL(H-TTL)、低功耗型TTL(L-TTL)、肖特基型TTL(S-TTL)、低功耗肖特基型TTL(LS-TTL)五個(gè)系列。標(biāo)準(zhǔn)TTL輸入高電平最小2V，輸出高電平最小2.4V,典型值3.4V,輸入低電平最大0.8V，輸出低電平最大0.4V，典型值0.2V。S-TTL輸入高電平最小2V，輸出高電平最?、耦?.5V，Ⅱ、Ⅲ類2.7V,典型值3.4V,輸入低電平最大0.8V，輸出低電平最大0.5V。LS-TTL輸入高電平最小2V，輸出高電平最?、耦?.5V，Ⅱ、Ⅲ類2.7V,典型值3.4V,輸入低電平最大Ⅰ類0.7V，Ⅱ、Ⅲ類0.8V，輸出低電平最大Ⅰ類0.4V，Ⅱ、Ⅲ類0.5V，典型值0.25V。TTL電路的電源VDD供電只允許在+5V±10%范圍內(nèi)，扇出數(shù)為10個(gè)以下TTL門電路; COMS集成電路是互補(bǔ)對(duì)稱金屬氧化物半導(dǎo)體(Compiementary symmetry metal oxide semicoductor)集成電路的英文縮寫，電路的許多基本邏輯單元都是用增強(qiáng)型PMOS晶體管和增強(qiáng)型NMOS管按照互補(bǔ)對(duì)稱形式連接的，靜態(tài)功耗很小。COMS電路的供電電壓VDD范圍比較廣在+5--+15V均能正常工作，電壓波動(dòng)允許±10，當(dāng)輸出電壓高于VDD-0.5V時(shí)為邏輯1，輸出電壓低于VSS+0.5V(VSS為數(shù)字地)為邏輯0，扇出數(shù)為10--20個(gè)COMS門電路。 TTL電平信號(hào)被利用的最多是因?yàn)橥ǔ?shù)據(jù)表示采用二進(jìn)制規(guī)定，+5V等價(jià)于邏輯"1"，0V等價(jià)于邏輯"0"，這被稱做TTL(晶體管-晶體管邏輯電平)信號(hào)系統(tǒng)，這是計(jì)算機(jī)處理器控制的設(shè)備內(nèi)部各部分之間通信的標(biāo)準(zhǔn)技術(shù)。TTL電平信號(hào)對(duì)于計(jì)算機(jī)處理器控制的設(shè)備內(nèi)部的數(shù)據(jù)傳輸是很理想的，首先計(jì)算機(jī)處理器控制的設(shè)備內(nèi)部的數(shù)據(jù)傳輸對(duì)于電源的要求不高以及熱損耗也較低，另外TTL電平信號(hào)直接與集成電路連接而不需要價(jià)格昂貴的線路驅(qū)動(dòng)器以及接收器電路;再者，計(jì)算機(jī)處理器控制的設(shè)備內(nèi)部的數(shù)據(jù)傳輸是在高速下進(jìn)行的，而TTL接口的操作恰能滿足這個(gè)要求。TTL型通信大多數(shù)情況下，是采用并行數(shù)據(jù)傳輸方式，而并行數(shù)據(jù)傳輸對(duì)于超過(guò)10英尺的距離就不適合了。這是由于可靠性和成本兩面的原因。因?yàn)樵诓⑿薪涌谥写嬖谥嗪筒粚?duì)稱的問(wèn)題，這些問(wèn)題對(duì)可靠性均有影響;另外對(duì)于并行數(shù)據(jù)傳輸，電纜以及連接器的費(fèi)用比起串行通信方式來(lái)也要高一些。CMOS電平和TTL電平: CMOS電平電壓范圍在3～15V，比如4000系列當(dāng)5V供電時(shí)，輸出在4.6以上為高電平，輸出在0.05V以下為低電平。輸入在3.5V以上為高電平，輸入在1.5V以下為低電平。而對(duì)于TTL芯片，供電范圍在0～5V，常見(jiàn)都是5V，如74系列5V供電，輸出在2.7V以上為高電平，輸出在0.5V以下為低電平，輸入在2V以上為高電平，在0.8V以下為低電平。因此，CMOS電路與TTL電路就有一個(gè)電平轉(zhuǎn)換的問(wèn)題，使兩者電平域值能匹配。 TTL電平與CMOS電平的區(qū)別： (一)TTL高電平3.6~5V，低電平0V~2.4V CMOS電平Vcc可達(dá)到12V CMOS電路輸出高電平約為0.9Vcc，而輸出低電平約為0.1Vcc。 CMOS電路不使用的輸入端不能懸空，會(huì)造成邏輯混亂。 TTL電路不使用的輸入端懸空為高電平 另外，CMOS集成電路電源電壓可以在較大范圍內(nèi)變化，因而對(duì)電源的要求不像TTL集成電路那樣嚴(yán)格。 用TTL電平他們就可以兼容 (二)TTL電平是5V，CMOS電平一般是12V。 因?yàn)門TL電路電源電壓是5V，CMOS電路電源電壓一般是12V。 5V的電平不能觸發(fā)CMOS電路，12V的電平會(huì)損壞TTL電路，因此不能互相兼容匹配。