高速電路信號(hào)完整性分析與設(shè)計(jì)

　SPICE模型

　　SPICE是一種功能強(qiáng)大的通用模擬電路仿真器?，F(xiàn)在SPICE模型已經(jīng)廣泛應(yīng)用于電子設(shè)計(jì)中，并且衍生出兩個(gè)主要的版本：HSPICE和PSPICE，HSPICE主要應(yīng)用于集成電路設(shè)計(jì)，而PSPICE主要應(yīng)用于PCB板和系統(tǒng)級(jí)的設(shè)計(jì)。

　　SPICE模型由兩部分組成：模型方程式（Model Equations）和模型參數(shù)（Model Parameters）。由于提供了模型方程式，因而可以把SPICE模型與仿真器的算法非常緊密地聯(lián)接起來，可以獲得更好的分析效率和分析結(jié)果。

　　采用SPICE模型在PCB板級(jí)進(jìn)行SI分析時(shí)，需要集成電路設(shè)計(jì)者和制造商提供詳細(xì)準(zhǔn)確描述集成電路I/O 單元子電路的SPICE模型和半導(dǎo)體特性的制造參數(shù)。由于這些資料通常都屬于設(shè)計(jì)者和制造商的知識(shí)產(chǎn)權(quán)和機(jī)密，所以只有較少的半導(dǎo)體制造商會(huì)在提供芯片產(chǎn)品的同時(shí)提供相應(yīng)的SPICE模型。

　　SPICE模型的分析精度主要取決于模型參數(shù)的來源（即數(shù)據(jù)的精確性），以及模型方程式的適用范圍。而模型方程式與各種不同的數(shù)字仿真器相結(jié)合時(shí)也可能會(huì)影響分析的精度。除此之外，PCB板級(jí)的SPICE模型仿真計(jì)算量較大，分析比較費(fèi)時(shí)。

　IBIS模型

　　IBIS模型最初是由Intel公司開發(fā)專門為用于PCB板級(jí)和系統(tǒng)級(jí)的數(shù)字信號(hào)完整性分析的模型?，F(xiàn)在由IBIS開放論壇管理，并且成為了正式的工業(yè)標(biāo)準(zhǔn)（EIA/ANSI 656-A）。

　　IBIS模型采用I/V和V/T表的形式來描述數(shù)字集成電路I/O單元和引腳的特性。由于IBIS模型無需描述I/O 單元的內(nèi)部設(shè)計(jì)和晶體管制造參數(shù)，因而得到了半導(dǎo)體廠商的歡迎和支持?，F(xiàn)在各主要的數(shù)字集成電路制造商都能夠在提供芯片的同時(shí)提供相應(yīng)的IBIS模型。

　　IBIS模型的分析精度主要取決于I/V和V/T表的數(shù)據(jù)點(diǎn)數(shù)和數(shù)據(jù)的精確度。由于基于IBIS模型的PCB板級(jí)仿真采用查表計(jì)算，因而計(jì)算量較小，通常只有相應(yīng)的SPICE模型的1/10到1/100。