命令處理器舉例說(shuō)明 - 系統(tǒng)設(shè)計(jì)工程師不可不知的DRAM控制器核心結(jié)論

　　物理接口的上游是命令處理器。這一模塊跟蹤DRAM的狀態(tài)，將到達(dá)總線讀寫(xiě)周期轉(zhuǎn)換為相應(yīng)的DRAM命令序列。例如，命令處理器會(huì)找到通過(guò)其輸入隊(duì)列散射連續(xù)字的總線讀序列，然后，向其輸出隊(duì)列發(fā)出預(yù)充電，激活，以及模塊讀命令。對(duì)此，命令處理器必須知道當(dāng)發(fā)出新命令后，將打開(kāi)哪一芯片的哪一塊的哪一行。在某些設(shè)計(jì)中，命令處理器還處理地址重新映射，在多個(gè)塊上擴(kuò)展一個(gè)連續(xù)的數(shù)據(jù)結(jié)構(gòu)。

　　隨著對(duì)帶寬需求的增長(zhǎng)，命令處理器的復(fù)雜度也在不斷提高。例如，處理器會(huì)提前處理其輸入隊(duì)列，重新安排操作，盡可能保持在激活的行上，重疊預(yù)充電讀操作，或者對(duì)塊進(jìn)行間插操作。最重要的是，處理器會(huì)盡量避免一個(gè)塊的行之間出現(xiàn)乒乓效應(yīng)。必須確定所有這些調(diào)整，并且隨時(shí)能夠進(jìn)行調(diào)整。

　　這方面的努力會(huì)有其回報(bào)。Krikelis說(shuō)：“我們看到在某些應(yīng)用中，分組和重新排序能夠?qū)崿F(xiàn)92%的理論最大DRAM帶寬?！?/p>

　　最后，事物處理器位于命令處理器和SoC的其他部分之間。一般有一些通道連接至SoC的高速中心交換結(jié)構(gòu)上。事物處理器的主要工作是將到達(dá)的各種通道的讀寫(xiě)數(shù)據(jù)流進(jìn)行組合，加上優(yōu)先級(jí)，這樣，每一通道得到了所需的延時(shí)和帶寬——因此，每一高速緩存控制器、DMA引擎或者這些通道另一端的加速器也得到了所需的延時(shí)和帶寬。

　　在動(dòng)態(tài)環(huán)境中選擇這種優(yōu)先級(jí)方案并不容易。如果您不能精確的預(yù)測(cè)每一通道的數(shù)據(jù)流特性，那么，這會(huì)非常困難。理想情況下，工作負(fù)荷是固定的，因此，您可以為其優(yōu)化優(yōu)先級(jí)方案。或者，會(huì)有一些清晰的訪問(wèn)模式，隨著數(shù)據(jù)流的變化而提供動(dòng)態(tài)調(diào)整優(yōu)先級(jí)。Krikelis說(shuō)，系統(tǒng)規(guī)劃人員和控制器設(shè)計(jì)人員研究了這一問(wèn)題，使用了從表格到商用DRAM仿真工具的所有工具。但，還是無(wú)法讓工作更簡(jiǎn)單一些。

　　在某些情況下，應(yīng)用的特征很明顯，事物處理器會(huì)承擔(dān)更多的工作。Krikelis說(shuō)，可以對(duì)最近的DRAM行進(jìn)行高速緩存操作，或者控制器中經(jīng)常被激活的行進(jìn)行高速緩存操作。而且，在某些情況下，設(shè)計(jì)人員可以針對(duì)某些通道進(jìn)行一些特定任務(wù)的重新排序或者某些讀寫(xiě)操作。

　　高級(jí)DRAM控制器中的三個(gè)主要模塊協(xié)同工作，能夠使復(fù)雜多核SoC盡可能接近最大理論DRAM帶寬。但是提高帶寬可能需要犧牲延時(shí)，最高優(yōu)先級(jí)線程除外。某些控制器設(shè)計(jì)會(huì)有32或者64深命令序列，意味著，低優(yōu)先級(jí)訪問(wèn)會(huì)長(zhǎng)時(shí)間停留在序列中。一般而言，DRAM控制器能夠進(jìn)行的工作越多，它處理的SoC體系結(jié)構(gòu)和組合任務(wù)就越具體。這就把難題留給了系統(tǒng)設(shè)計(jì)人員。