電子發(fā)燒友App

硬聲App

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發(fā)帖/加入社區(qū)
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內(nèi)不再提示

電子發(fā)燒友網(wǎng)>接口/總線/驅動>接口/總線/驅動>總線主控DMA傳輸 - 基于Virtex-6 FPGA的雙緩沖模式PCIe總線設計方案和實現(xiàn)

總線主控DMA傳輸 - 基于Virtex-6 FPGA的雙緩沖模式PCIe總線設計方案和實現(xiàn)

上一頁123全文

本文導航

收藏

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權轉載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內(nèi)容侵權或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴

評論

查看更多

相關推薦

基于FPGA的I2C SLAVE模式總線設計方案

本文以標準的I2C 總線協(xié)議為基礎,提出了一種基于FPGA的I2C SLAVE 模式總線設計方案。方案主要介紹了SLAVE 模式的特點。給出了設計的原理框圖和modelsim 下的行為仿真時序
2014-02-26 11:39:1312337

基于雙緩沖與單緩沖比較總線設計方案

本文介紹了軟件無線電平臺中基于FPGA的雙緩沖模式PCIExpress(PCIE總線的設計與實現(xiàn)。設計了基于XilinxVirtex-6FPGA的通用軟件無線電平臺,開發(fā)了基于Linux系統(tǒng)
2014-03-26 10:05:361263

204-基于Xilinx Virtex-6 XC6VLX240T 和TI DSP TMS320C6678的信號處理板

FPGA與一片DSP連接EMIF總線與中斷資源每片Virtex-6 FPGA對VPX連接28bit LVDS每片Virtex-6 FPGA對VPX連接12bit LVCMOS-18每片Virtex-6
2015-05-19 17:34:31

3-基于TMS320C6678+XC6VSX315T的6U VPX高速數(shù)據(jù)處理平臺

FPGA Virtex-6 XC6VSX315T;兩片Virtex-6 FPGA直接通過40bit LVDS以及8X GTX互聯(lián)每片Virtex-6 FPGA與一片DSP連接EMIF總線與中斷資源每片
2015-05-12 11:23:29

3-基于TMS320C6678+XC6VSX315T的6U VPX高速數(shù)據(jù)處理平臺

FPGA Virtex-6 XC6VSX315T;兩片Virtex-6 FPGA直接通過40bit LVDS以及8X GTX互聯(lián)每片Virtex-6 FPGA與一片DSP連接EMIF總線與中斷資源每片
2015-09-11 15:01:12

3-基于TMS320C6678+XC6VSX315T的6U VPX高速數(shù)據(jù)處理平臺

FPGA Virtex-6 XC6VSX315T;兩片Virtex-6 FPGA直接通過40bit LVDS以及8X GTX互聯(lián)每片Virtex-6 FPGA與一片DSP連接EMIF總線與中斷資源每片
2015-09-14 14:00:05

3-基于Xilinx Virtex-6 XC6VSX315T 和TI DSP TMS320C6678的VPX架構信號處.-

通過40bit LVDS以及8X GTX互聯(lián)每片Virtex-6 FPGA與一片DSP連接EMIF總線與中斷資源每片Virtex-6 FPGA對VPX連接28bit LVDS每片Virtex-6
2014-05-30 11:36:40

6槽位PCIe擴展塢

``6槽位PCIe擴展塢一、功能PCIE3-1605擴展系統(tǒng)是6槽位擴展系統(tǒng),采用PCIe Gen3 Multi-Root Switch,系統(tǒng)支持6PCIe X16 插槽,其中一個上行連接
2017-07-13 17:19:15

FPGA提供快速、簡單、零風險的成本降低方案

FPGA提供快速、簡單、零風險的成本降低方案賽靈思 賽靈思EasyPath-6 FPGA僅六周即可針對高性能Virtex-6 FPGA提供快速、簡單、零風險的成本降低方案賽靈思公司 (Xilinx
2012-08-11 18:17:16

FPGA緩沖模式PCI Express總線該怎么設計?

近年來軟件無線電(SDR)得到了飛速的發(fā)展,在很多領域已顯示出其優(yōu)越性。本文的項目背景是通過軟件無線電方式實現(xiàn)數(shù)字音頻廣播(DAB)的基帶信號處理,這要求軟件無線電平臺具有高速實時數(shù)字信號處理與傳輸能力。高速可編程邏輯器件(FPGA)和豐富的IP核提供了能高效實現(xiàn)軟件無線電技術的理想平臺。
2019-09-18 08:34:36

PCIE總線FPGA設計方法

`PCIE總線FPGA設計方法`
2015-10-30 14:30:52

VIRTEX-6中的“Read before Write”有問題嗎?

VIRTEX-6中的“Read before Write”有問題嗎?
2020-03-17 10:25:15

Virtex-6 FPGA主要特性有哪些?

Virtex-6 FPGA主要特性有哪些?
2021-05-25 06:31:24

Virtex-6 FPGA連接功能套件中的512 MB DDR3 SODIMM部件號是什么?

嗨,我訂購了Xilinx的Virtex-6 FPGA連接功能套件。我能否知道其中512 MB DDR3 SODIMM的部件號。謝謝
2019-08-26 14:00:59

Virtex-6有專用的clkout(PLL輸出)引腳嗎?

你好。如今,我設計了使用Virtex-6的主板。我想知道Virtex-6是否有專用的PLL輸出引腳(clkout引腳)。我檢查了Virtex-6系列概述Virtex-6 FPGA時鐘資源用戶指南
2020-06-12 10:05:21

Virtex-6電源去耦的疑問如何解答

你好,在閱讀Virtex-6 PCB設計UG(ug373)和http://forums.xilinx.com/t5/Virtex-Family-FPGA
2020-06-15 16:27:01

Virtex-6的隔離設計流程是怎樣

嗨,XilinxIDF站點表明IDF僅支持Virtex-4,Virtex-5,Spartan-6和7系列FPGA。我可以在Xilinx Virtex-6 FPGA上使用IDF嗎?有沒有人嘗試過使用IDF和Virtex-6 FPGA?謝謝,季米特里斯
2020-07-08 15:56:53

Virtex 6 FPGA的目標阻抗值是什么?

嗨,我目前正在使用75K Virtex-6 FPGA(XC6VLX75T_FFG484)。如果我們看一下Virtex-6 FPGA PCB設計指南(ug373-ver 1.3.1)中的“PCB去耦
2020-06-18 15:30:22

virtex-6 FPGA中l(wèi)vds接收器的輸入電容能夠測試我的發(fā)射器嗎?

大家好這是我第一次發(fā)布東西,我正在設計一個lvds發(fā)射器,我需要知道virtex-6 FPGA中l(wèi)vds接收器的輸入電容能夠測試我的發(fā)射器嗎?我查看了數(shù)據(jù)手冊,發(fā)現(xiàn)輸入芯片電容為8pF,這與virtex-6中l(wèi)vds接收器的輸入電容相同。提前致謝易卜拉欣·艾哈邁德
2020-06-11 06:07:12

virtex-6 FPGA構建PCB板需要什么?

您好我希望你做得好公司為virtex-6 FPGA構建PCB板需要什么?BR
2020-04-07 14:22:25

virtex-6 FPGA的存儲條件是什么

你好我搜索了virtex-6的數(shù)據(jù)表,但我找不到有關virtex-6XC6VLX240T-1FFG1156C FPGA的存儲信息,我想保留一段時間,FPGA的最大值是多少?或者我在哪里可以找到相關信息?謝謝希望你的回答
2020-06-17 13:39:05

virtex-6 lx550t的配置時間是多少?

嗨,我需要對配置時間做一些澄清。使用所有可用的不同方法,virtex-6 lx550t的配置時間是多少?對于BPI來說就是這樣137 Mb / 16位寬度/ 2 Mhz = 4.2對于SelectMap主站和從站怎么樣?和SPI?您如何計算這些并且對于選擇的地圖而言,時鐘速率不是顯著更高,為什么?
2020-06-08 15:01:55

SRCC,VIRTEX-6的MRCC可以計時的頻率是?

請讓我知道SRCC,VIRTEX-6的MRCC可以計時的頻率。以上來自于谷歌翻譯以下為原文 Please let me know upto what frequency can SRCC,MRCC of VIRTEX-6 can be clocked.
2019-02-13 10:52:04

STM32串口是如何去使用乒乓緩沖模式

乒乓緩沖是什么意思?STM32串口是如何去使用乒乓緩沖模式的?
2021-12-07 06:07:44

XC2V1000-4FGG456C XILINX Virtex-II? 系列介紹

  。使用第三代ASMBL?(先進的硅模塊)架構,Virtex-6系列包含多個不同的子系列?;诓捎玫谌鶻ilinx ASMBL 架構的40nm制造工藝,Virtex-6 FPGA系列還擁有新一代開發(fā)工具
2013-09-06 16:28:27

Xilinx Virtex-6系列選型

Xilinx Virtex-6系列選型1 Xilinx公司Virtex-6 FPGA共有3個系列:Virtex-6 LXT – 高邏輯密度,高速串行收發(fā)器,高密度IOVirtex-6 HXT – 高
2012-02-28 14:56:59

使用Virtex-6 FPGA GTX收發(fā)器向導出現(xiàn)錯誤的解決辦法?

嗨,我正在使用Virtex-6 FPGA GTX收發(fā)器向導,版本1.12。我使用Web包許可證進行模擬。device = xc6vlx75tdevicefamily = virtex6
2020-06-17 13:58:20

關于Virtex-6 FPGA時鐘抖動的問題如何解決

嗨,我想知道Virtex-6 FPGA可以預期多少時鐘抖動。我已經(jīng)閱讀了有關Virtex-6 FPGA的所有文檔,但沒有找到數(shù)值。我發(fā)現(xiàn)的唯一的事情是它具有低抖動但不低或數(shù)值。
2020-06-12 14:56:20

分享一種Virtex-6 FPGA光傳輸網(wǎng)絡評估方案

本文介紹了Virtex-6 FPGA的主要特性,以及有線,無線和廣播設備目標設計平臺布局。
2021-05-25 07:01:26

基于 PCIE 總線的 4 路 10G 緩沖光纖通道適配器

Express 總線的 4 路 10G 緩沖光纖通道適配器,板卡具有 4 通道 SFP+萬兆光纖接口,x8 PCIE 主機接口,具有 2 組 64 位 DDR3 SDRAM 作為高速緩存,可以實現(xiàn)
2017-03-11 14:05:16

基于FPGA緩沖模式PCI Express總線方案該怎么設計?

近年來軟件無線電(SDR)得到了飛速的發(fā)展,在很多領域已顯示出其優(yōu)越性。本文的項目背景是通過軟件無線電方式實現(xiàn)數(shù)字音頻廣播(DAB)的基帶信號處理,這要求軟件無線電平臺具有高速實時數(shù)字信號處理與傳輸能力。高速可編程邏輯器件(FPGA)和豐富的IP核提供了能高效實現(xiàn)軟件無線電技術的理想平臺。
2019-09-18 08:17:18

基于FPGA的高速LVDS數(shù)據(jù)傳輸

AD接口:時鐘對齊、根據(jù)幀同步實現(xiàn)串轉并數(shù)據(jù)對齊.本人非常熟悉Virtex-5/Virtex-6/7 Series FPGA的內(nèi)置SERDES模塊,包括ISERDES,OSERDES,IODELAY
2014-03-01 18:47:47

基于Virtex-5 LXT FPGAPCIe端點該怎樣去設計?

PCIe是什么?有什么核心優(yōu)勢?Xilinx的PCIe端點模塊的顯著優(yōu)勢包括哪些?基于Virtex-5 LXT FPGAPCIe端點該怎樣去設計?
2021-05-26 06:39:11

基于TMS320C6678+XC6VSX315T的6U VPX高速數(shù)據(jù)處理平臺

FPGA Virtex-6 XC6VSX315T;兩片Virtex-6 FPGA直接通過40bit LVDS以及8X GTX互聯(lián)每片Virtex-6 FPGA與一片DSP連接EMIF總線與中斷資源每片
2015-01-26 11:08:28

基于ARM和FPGA的環(huán)形緩沖區(qū)接口設計方案

摘要:目前,基于ARM和FPGA架構的嵌入式系統(tǒng)在通信設備中得到廣泛的應用。文章提出了一種基于ARM和FPGA的環(huán)形緩沖區(qū)接口設計方案,從而實現(xiàn)了ARM和FPGA之間的數(shù)據(jù)緩沖和速率匹配。實際測試
2019-05-30 05:00:03

基于VPX架構的6U VPX高速數(shù)據(jù)處理平臺

EMIF總線與中斷資源每片Virtex-6 FPGA對VPX連接28bit LVDS每片Virtex-6 FPGA對VPX連接12bit LVCMOS-18每片Virtex-6 FPGA對VPX連接8X
2018-08-24 11:27:42

如何使用Virtex-6 FPGA在ADC和FPGA之間實現(xiàn)LVDS接口?

我正在使用Virtex-6 FPGA在ADC和FPGA之間實現(xiàn)LVDS接口。我根據(jù)下圖設計了一個項目(取自xapp1071.pdf - 第6頁):當我嘗試生成比特流文件(生成編程文件)時,我收到
2020-06-14 17:33:02

如何利用PCIe DMA總線實現(xiàn)一個基于FPGAPCIe 8位數(shù)據(jù)采集卡?

PCIe總線通信過程是怎樣的?是什么原理?如何利用PCIe DMA總線實現(xiàn)一個基于FPGAPCIe 8位數(shù)據(jù)采集卡?
2021-09-17 07:16:03

如何對單緩沖模式的ADC+DMA如何進行配置

怎樣去操作單緩沖模式的ADC+DMA呢?如何對單緩沖模式的ADC+DMA如何進行配置?
2021-10-18 09:29:37

如何將Aurora與Virtex-6 LX240t配合使用

嗨,我正在嘗試將Aurora與Virtex-6 LX240t配合使用。示例設計是由核心生成器(11.5和12.1)生成的測試代碼。當我使用環(huán)回模式(近端PCS和PMA)進行測試時,兩者都能正常工作
2020-06-02 13:14:40

如何通過HTG-V6-PCIExpress板控制的賽普拉斯USB 2.0訪問Virtex-6 FPGA

“HTG-V6-PCIE”。賽普拉斯CY7C67300 EZ-Host?可編程嵌入式USB Hostand外設控制器提供USB 2.0接口。是否可以通過賽普拉斯USB配置Virtex-6 FPGA?當我嘗試
2020-07-08 07:17:34

對于Virtex-6和用于FPGA的新7個系列沒有任何類型或硬處理器是為什么?

喜對于Virtex-6和用于FPGA的新7個系列,我沒有任何類型或硬處理器,為什么?有沒有計劃加入新的硬處理器,如果是這樣,什么樣的處理器?謝謝
2020-06-08 16:33:35

Virtex-6的最低抖動時鐘轉發(fā)方法?

時鐘線的簡單方法來為FPGA外部的時鐘供電。使用Virtex-6,我聽說有一個新的“高性能”時鐘(HPC),具有低抖動,用于將時鐘直接從MMCM轉發(fā)到IO。在計時資源用戶指南(第34頁)中,有人說
2020-06-10 16:36:37

求一款在PCI總線上利用FPGA技術設計PCI總線接口的設計方案

PCI總線特點及開發(fā)現(xiàn)狀PCI接口配置空間的實現(xiàn)求一款在PCI總線上利用FPGA技術設計PCI總線接口的設計方案
2021-04-15 06:17:20

求助,VIRTEX-6的以太網(wǎng)IP核

圖片里面,virtex-6 Embedded Tri -mode Ethernet MAC Wrapper 和Tri mode Ethernet分別是用來做什么的呢?
2017-09-14 14:56:18

用于 Xilinx Virtex-6 FPGA 的電源管理參考設計 (1.1V (3.45A))

`描述PMP5098 是一個多輸出電源模塊,可為 Virtex-6 HXT 表征板上的高速 Xilinx GTH (11.2Gbps) 串行收發(fā)器提供所有必需的電壓軌。四個輸出軌:1.1V (6
2015-04-09 11:10:48

用于 Xilinx Virtex-6 FPGA 的電源管理參考設計 (1.1V (5.1A))

`描述PMP5098 是一個多輸出電源模塊,可為 Virtex-6 HXT 表征板上的高速 Xilinx GTH (11.2Gbps) 串行收發(fā)器提供所有必需的電壓軌。四個輸出軌:1.1V (6
2015-04-09 11:53:31

用于 Xilinx Virtex-6 FPGA 的電源管理參考設計 (1.2V (1.5A))

`描述PMP5098 是一個多輸出電源模塊,可為 Virtex-6 HXT 表征板上的高速 Xilinx GTH (11.2Gbps) 串行收發(fā)器提供所有必需的電壓軌。四個輸出軌:1.1V (6
2015-04-09 10:24:24

用于 Xilinx Virtex-6 FPGA 的電源管理參考設計 (1.8V (2.6A))

`描述PMP5098 是一個多輸出電源模塊,可為 Virtex-6 HXT 表征板上的高速 Xilinx GTH (11.2Gbps) 串行收發(fā)器提供所有必需的電壓軌。四個輸出軌:1.1V (6
2015-04-09 10:56:28

用于Virtex-6的PCB去耦電容是什么

在ug373“Virtex-6 FPGA PCB設計指南”v1.3中,不需要用于Vccaux和Vcco的去耦電容(表2-1至2-2),而在我讀過的早期版本中,數(shù)字并非都是零(我不記得確切的數(shù)字)。這些0與ug373以及ML605原理圖中的以下描述相矛盾。對此有什么正確的答案?
2020-06-08 11:03:50

請問VIRTEX-6 FPGA的I / O支持的最大數(shù)據(jù)速率是多少?

VIRTEX-6 FPGA的I / O支持的最大數(shù)據(jù)速率是多少?我想在Virtex-6的I / O接收625MSPS的數(shù)據(jù)。這可以實現(xiàn)嗎?
2020-07-13 09:45:20

請問virtex-6 FPGA是否有SRIO引腳,哪個引腳可以配置為SRIO?

你好我對DSP和SRIO之間的通信感興趣。有人知道virtex-6 FPGA是否有srio引腳,以及如何配置?
2020-06-14 14:22:51

請問如何估算Virtex-6的實際功耗?

我在ML605板(Virtex-6)上實現(xiàn)了一個系統(tǒng)?,F(xiàn)在我正在嘗試測量FPGA的功耗。有什么建議嗎?非常感謝。p.s不是ISE中的XPower
2020-06-12 08:16:37

賽靈思Virtex-6 HXT FPGA ML630提供參考時鐘電路圖

賽靈思Virtex-6 HXT FPGA ML630評估套件采用SiTime電子發(fā)燒友振具體型號為:SIT9102AI-243N25E200.0000,而目前針對這一型號sitime推出了抖動更低
2014-11-17 15:07:35

賽靈思高性能40nm Virtex-6 FPGA系列通過全生產(chǎn)驗證

【來源】:《電子設計工程》2010年02期【摘要】:<正>賽靈思公司與聯(lián)華電子共同宣布,采用聯(lián)華電子高性能40nm工藝的Virtex-6FPGA,已經(jīng)完全通過生產(chǎn)前的驗證
2010-04-24 09:06:05

針對virtex-6有多少Pinout微光澤?

針對virtex-6有多少Pinout微光澤?或者如何在Xilinx XPS / EDK中為virtex-6獲得確切數(shù)量的微纖維I / O引腳?
2020-05-08 09:32:11

Virtex-6 FPGA GTX收發(fā) User Guide

Virtex-6 FPGA GTX收發(fā) User Guide:This document shows how to use the GTX transceivers in Virtex
2009-12-31 17:05:2825

Virtex-6 的HDL設計指南

針對Virtex-6 給出了HDL設計指南,其中,賽靈思為每個設計元素給出了四個設計方案元素,并給出了Xilinx認為是最適合你的解決方案。這4個方案包括:實例,推理,CORE Generator或者其
2010-11-02 15:15:4940

TI用于Virtex-6FPGA微型電源解決方案

TI用于Virtex-6 FPGA的微型電源解決方案:本應用報告介紹了新的集成式FET DC/DC 轉換器如何以尺寸極小且節(jié)省電路板空間的設計來滿足Xilinx新型高性能FPGA 的電源要求。如今的高性能
2010-12-11 15:24:5045

用Spartan-6和Virtex-6設計——賽靈思培訓課程

此課程將教會你:1)描述Spartan-6 和Virtex-6 FPGA的6輸入LUT和CLB建設的所有功能;2)指定Spartan-6 和Virtex-6的CLB資源和可用的Slice配置;3)定義可用的RAM和DSP資源塊;4)正確設計I/O塊和S
2010-12-14 15:09:480

賽靈思最新一代Virtex-6 FPGA系列兼容PCI Ex

賽靈思最新一代Virtex-6 FPGA系列兼容PCI Express 2.0標準 賽靈思公司宣布其最新一代Virtex-6 FPGA系列兼容PCI Express 2.0標準,與前一代產(chǎn)品系列相比功耗降低
2009-07-29 14:39:46846

賽靈思最新一代Virtex-6 FPGA系列兼容PCI Ex

賽靈思最新一代Virtex-6 FPGA系列兼容PCI Express 2.0標準 賽靈思公司宣布其最新一代Virtex-6 FPGA系列兼容PCI Express 2.0標準,與前一代產(chǎn)品系列相比功耗降低50%,與競爭產(chǎn)品相
2009-11-11 16:46:51816

賽靈思推出最新Virtex-6/Spartan-6 FPGA

賽靈思推出最新Virtex-6/Spartan-6 FPGA 連接開發(fā)套件 近日,賽靈思公司(Xilinx, Inc. )宣布推出最新Virtex-6 和 Spartan-6 FPGA連接開發(fā)套件,該套件將為客戶提供一個綜合的、易用的
2009-12-15 08:42:01978

賽靈思40nm Virtex-6 FPGA系列通過全生產(chǎn)驗證

賽靈思40nm Virtex-6 FPGA系列通過全生產(chǎn)驗證 全球可編程邏輯解決方案領導廠商賽靈思公司(Xilinx, Inc. )與全球領先的半導體代工廠商聯(lián)華電子( UMC (NYSE: UMC; TSE: 2303))今天共
2010-01-22 09:59:51716

賽靈思高性能40nm Virtex-6 FPGA系列即將轉入

賽靈思高性能40nm Virtex-6 FPGA系列即將轉入量產(chǎn) 賽靈思公司(Xilinx, Inc.)與聯(lián)華電子(UMC)今天共同宣布,采用聯(lián)華電子高性能40nm工藝的Virtex-6 FPGA,已經(jīng)完全通過生產(chǎn)前的驗
2010-01-26 08:49:17851

Virtex-6 FPGA ML605開發(fā)評估技術方案

Virtex-6 FPGA ML605開發(fā)評估技術方案 Virtex-6 FPGA是Xilinx公司的目標設計平臺,提供集成的軟件和硬件,有利于設計集中力量進性產(chǎn)品創(chuàng)新. Virtex-6系列包括LXT, SXT和HXT子系列,適
2010-04-22 18:07:583615

安富利推出Xilinx Virtex-6 FPGA DSP開

安富利推出Xilinx Virtex-6 FPGA DSP開發(fā)工具套件安富利公司旗下運營機構安富利電子元件宣布推出Xilinx Virtex -6 FPGA DSP開發(fā)工具套件。這套件是為DSP設計而打造,是Xilinx目標設計平
2010-04-24 09:56:311331

PCIE總線FPGA設計方法

PCIE與PCI、K1.X等總線技術進行比較,分析它的技術特性和優(yōu)勢,剖析數(shù)據(jù)包在各層中的流動過程。/并且詳細闡述基于FPGA的兩種盯行性實現(xiàn)方案,即采用第三方PHY接口器件和低成本
2011-08-31 17:42:49154

Virtex-7 2000T_Virtex-7 2000T FPGA構架優(yōu)勢

Virtex-7 2000T FPGA的容量是市場同類最大28nm器件的2倍,而且比賽靈思最大型Virtex-6 FPGA大2.5倍。雖然2000T由4個切片組成,但它仍然保持著傳統(tǒng)FPGA的使用模式,設計人員可通過賽靈思工具流程
2011-10-26 09:11:302795

Virtex-6 FPGA ML630光傳輸網(wǎng)絡(OTN)評估方案的特性與優(yōu)勢

Xilinx公司的Virtex-6 FPGA包括Virtex-6 LXT FPGA,Virtex-6 SXT FPGAVirtex-6 HXT FPGA三個亞系列,采用40nm
2017-11-24 16:26:401918

軟件無線電中雙緩沖模式PCIE總線的設計與實現(xiàn)

置能力;另外,單片FPGA降低了成本和電路復雜程度,更符合片上系統(tǒng)(SoC)的設計思想。本文采用Xilinx公司Virtex6 FPGAPCIE集成塊,實現(xiàn)緩沖模式的高速PCIE接口設計。
2018-07-25 11:01:001376

spartan-6/6L和Virtex-6的器件庫下載

spartan-6/6L和Virtex-6的器件庫
2018-02-05 12:04:3728

Xilinx Virtex-6 FPGA的PCI Express技術演示

Virtex?-6 FPGA內(nèi)置支持PCIExpress?Gen2兼容接口。 本視頻介紹了在ML605評估套件上運行的用于PCI Express技術的Virtex-6 FPGA集成模塊的三個演示。
2018-11-22 06:30:002820

virtex-6 FPGA的CES勘誤表資料免費下載

本文檔的主要內(nèi)容詳細介紹的是virtex-6 FPGA LX760、LX550T、LX365T、LX240T、LX195T、LX130T、SX475T和SX315T CES勘誤表。
2019-02-19 10:47:145

virtex-6 FPGA GTH收發(fā)器的用戶指南資料免費下載

本章介紹virtex-6 FPGA GTH收發(fā)器向導,并提供相關信息,包括其他資源、技術支持和向xilinx提交反饋。向導自動執(zhí)行創(chuàng)建HDL包裝器的任務,以配置virtex-6設備中的高速串行GTH收發(fā)器。
2019-02-20 09:35:454

VIRTEX-6 FPGA的數(shù)據(jù)表和直流和開關特性說明

virtex-6 fpgas有-3、-2、-1和-1L速度等級,其中-3的性能最高。VIRTEX-6 FPGA的直流和交流特性在商用、擴展、工業(yè)和軍用溫度范圍中均有規(guī)定。除非另有說明
2019-02-21 11:55:025

Virtex-6FPGA的eMMC控制器設計資料

介紹了eMMC 芯片的技術特點、工作原理,以及控制器的設計方案。該設計基于Xilinx公司的Virtex-6系列FPGA芯片,實現(xiàn)了控制器的設計方案,并給出了仿真結果,驗證了該設計方案的可行性。此外,該設計均采用硬件邏輯實現(xiàn),具有速度快、通用性強、可靠性高的特點。
2021-10-15 18:00:245

Virtex-6 FPGA中使用全數(shù)字VCXO替換技術實現(xiàn)三倍速率SDI直通

電子發(fā)燒友網(wǎng)站提供《在Virtex-6 FPGA中使用全數(shù)字VCXO替換技術實現(xiàn)三倍速率SDI直通.pdf》資料免費下載
2023-09-14 14:52:173

已全部加載完成