基于Virtex-6 FPGA的雙緩沖模式PCIe總線設(shè)計方案和實現(xiàn)

　　近年來軟件無線電（SDR）得到了飛速的發(fā)展，在很多領(lǐng)域已顯示出其優(yōu)越性。本文的項目背景是通過軟件無線電方式實現(xiàn)數(shù)字音頻廣播（DAB）的基帶信號處理，這要求軟件無線電平臺具有高速實時數(shù)字信號處理與傳輸能力。高速可編程邏輯器件（FPGA）和豐富的IP核提供了能高效實現(xiàn)軟件無線電技術(shù)的理想平臺。

　　1 PCIE總線方案論證

　　PCIE是第3代I/O總線互聯(lián)技術(shù)，如今已成為個人電腦和工業(yè)設(shè)備中主要的標(biāo)準(zhǔn)互聯(lián)總線。與傳統(tǒng)的并行PCI總線相比，PCIE采用串行總線點對點連接，具有更高的傳輸速率和可擴展性。例如本文采用的8通道1代PCIE 2.0硬核的理論傳輸速率是4 GB/s，其總線位寬亦可根據(jù)需求選擇×1、×2、×4和×8通道。與其他的串行接口（如RapidIO和Hypertransport）相比，PCIE具有更好的性能和更高的靈活性。

　　1.1 PCIE總線實現(xiàn)方式

　　目前，PCI Express總線的實現(xiàn)方式主要有兩種：基于專用接口芯片 ASIC和基于IP核的可編程邏輯器件FPGA方案。前者通常采用ASIC+FPGA/DSP 的組合方式，專用PCIE接口芯片（如PEX8311）避免用戶過多地接觸PCIE協(xié)議，降低了開發(fā)難度；但其硬件電路設(shè)計復(fù)雜，功能固定，靈活性和可擴展性較差。后者使用IP核實現(xiàn)PCIE協(xié)議，用戶可以開發(fā)其所需的功能和驅(qū)動，具有可編程性和可重配置能力；另外，單片F(xiàn)PGA降低了成本和電路復(fù)雜程度，更符合片上系統(tǒng)（SoC）的設(shè)計思想。本文采用Xilinx公司Virtex6 FPGA和PCIE集成塊，實現(xiàn)雙緩沖模式的高速PCIE接口設(shè)計。

　　1.2 雙緩沖與單緩沖比較

　　以寫操作（數(shù)據(jù)從FPGA到內(nèi)存）為例，雙緩沖PCIE系統(tǒng)框圖如圖1所示。為描述方便，將該FPGA片上系統(tǒng)命名為SRSE（Software Radio System with PCI Express）。

　　雙緩沖PCIE系統(tǒng)框圖

　　圖1 雙緩沖PCIE系統(tǒng)框圖

　　PC端的驅(qū)動程序在系統(tǒng)內(nèi)存上為SRSE分配了兩個緩沖區(qū)（WR_BUF1/2）用于數(shù)據(jù)存儲，這兩個緩沖區(qū)的地址信息分別存儲在FPGA端的DMA 寄存器（DAM_Reg1/2）中。Root Complex連接CPU、內(nèi)存和PCIE器件，它代表CPU產(chǎn)生傳輸請求;PCIE核是Xilinx公司提供的集成塊程序，實現(xiàn)PCIE協(xié)議的處理；DMA（直接存儲器訪問）引擎用于實現(xiàn)DSP核和PCIE器件間的高速數(shù)據(jù)存儲與交換；DSP（數(shù)字信號處理）核是用戶設(shè)計的算法或應(yīng)用程序。以圖1為例，DSP核將產(chǎn)生的數(shù)據(jù)寫入TX_FIFO，DMA引擎將數(shù)據(jù)以傳輸層數(shù)據(jù)包（TLP）的形式發(fā)送至PCIE核，其中數(shù)據(jù)包的頭信息來自寄存器DMA_Reg1.當(dāng)SRSE將數(shù)據(jù)寫入緩沖區(qū)WR_BUF1時，驅(qū)動分配另外一塊緩沖區(qū)WR_BUF2并將該緩沖區(qū)的地址信息寫入寄存器DMA_Reg2中；當(dāng)DMA引擎發(fā)出 WR_BUF1的寫操作消息中斷（MSI）后，DMA控制器將數(shù)據(jù)包的頭信息切換至DMA_Reg2，驅(qū)動將緩沖區(qū)切換至WR_BUF2，繼續(xù)傳輸數(shù)據(jù)。

　　 PCIE總線中斷延遲測量

　　圖2 PCIE總線中斷延遲測量

　　與雙緩沖相對應(yīng)的是單緩沖模式。以寫操作為例，驅(qū)動程序每次在內(nèi)存上分配一個緩沖區(qū)WR_BUF，該緩沖區(qū)的地址信息存儲在DMA寄存器DMA_Reg中。當(dāng)寫滿緩沖區(qū)WR_BUF時，DMA引擎會產(chǎn)生MSI中斷，并通過PCIE核通知驅(qū)動程序。驅(qū)動分配新的緩沖區(qū)，并將該緩沖區(qū)地址通過PCIE總線寫入DMA寄存器DMA_Reg中。中斷的傳輸和DMA寄存器的更新會產(chǎn)生一定延時，這需要較大的 TX_FIFO來存取延時期間DSP核產(chǎn)生的數(shù)據(jù)。

　　為精確測量中斷延時時間，搭建了基于DELL T3400型PC和ML605開發(fā)套件的平臺，通過ChipScope觀察的波形結(jié)果如圖2所示。DMA中斷發(fā)生在時刻 0（mwr_done:0?﹥1）；然后PCIE核向驅(qū)動發(fā)出MSI中斷，驅(qū)動程序查詢中斷寄存器發(fā)生在時刻 2241（irq_wr_accessed:1?﹥0）；驅(qū)動程序分配新的內(nèi)存緩沖區(qū)，然后更新DMA寄存器發(fā)生在時刻 2802（wr_dma_buff0_rdy:0?﹥1）。在這2802個時鐘周期內(nèi)，PCIE器件無法將數(shù)據(jù)寫入內(nèi)存。PCIE的時鐘頻率為250 MHz，所以中斷延時T=2802×（1/250 MHz）=11.2 μs.假定DSP核產(chǎn)生數(shù)據(jù)的速率為200 MB/s，中斷延時期間將產(chǎn)生11.2 μs×200 MB/s=2241 B大小的數(shù)據(jù)?？紤]到其他不可預(yù)測因素，如中斷堵塞等，為了不丟失數(shù)據(jù)，TX_FIFO至少需要幾KB的空間。這對于FPGA內(nèi)寶貴的硬件資源（如 Block RAM）來說是嚴(yán)峻的挑戰(zhàn)。

　　與單緩沖模式相比，雙緩沖模式優(yōu)點歸納如下：

　?、?更新緩沖區(qū)不會引入中斷延時，這意味著較小的FIFO即可滿足需求，節(jié)約了硬件資源。

　　② 雙緩沖模式延長了驅(qū)動程序處理中斷的時間，也使緩沖區(qū)數(shù)據(jù)的處理更加容易，丟包率大大減小。

　?、?數(shù)據(jù)的傳輸和內(nèi)存緩沖區(qū)的數(shù)據(jù)處理可以并行處理，系統(tǒng)的實時性得到保證。

　　④ 雙緩沖更適合Scatter/Gather DMA，取代block DMA，從而提高內(nèi)存效率。

閱讀全文

12 3 下一頁全文

本文導(dǎo)航

第 1 頁：基于Virtex-6 FPGA的雙緩沖模式PCIe總線設(shè)計方案和實現(xiàn)
第 2 頁：軟件無線電平臺設(shè)計
第 3 頁：總線主控DMA傳輸

FPGA(591965) FPGA(591965)
pci總線(31502) pci總線(31502)
總線(87035) 總線(87035)
PCIe(80570) PCIe(80570)
互聯(lián)技術(shù)(8306) 互聯(lián)技術(shù)(8306)

基于FPGA的I2C SLAVE模式總線的設(shè)計方案

本文以標(biāo)準(zhǔn)的I2C 總線協(xié)議為基礎(chǔ)，提出了一種基于FPGA的I2C SLAVE 模式總線的設(shè)計方案。方案主要介紹了SLAVE 模式的特點。給出了設(shè)計的原理框圖和modelsim 下的行為仿真時序

2014-02-26 11:39:13

12337

基于雙緩沖與單緩沖比較總線設(shè)計方案

本文介紹了軟件無線電平臺中基于FPGA的雙緩沖模式PCIExpress（PCIE）總線的設(shè)計與實現(xiàn)。設(shè)計了基于XilinxVirtex-6FPGA的通用軟件無線電平臺，開發(fā)了基于Linux系統(tǒng)

2014-03-26 10:05:36

1263

204-基于Xilinx Virtex-6 XC6VLX240T 和TI DSP TMS320C6678的信號處理板

FPGA與一片DSP連接EMIF總線與中斷資源每片Virtex-6 FPGA對VPX連接28bit LVDS每片Virtex-6 FPGA對VPX連接12bit LVCMOS-18每片Virtex-6

2015-05-19 17:34:31

3-基于雙TMS320C6678+雙XC6VSX315T的6U VPX高速數(shù)據(jù)處理平臺

FPGA Virtex-6 XC6VSX315T；兩片Virtex-6 FPGA直接通過40bit LVDS以及8X GTX互聯(lián)每片Virtex-6 FPGA與一片DSP連接EMIF總線與中斷資源每片

2015-05-12 11:23:29

3-基于雙TMS320C6678+雙XC6VSX315T的6U VPX高速數(shù)據(jù)處理平臺

FPGA Virtex-6 XC6VSX315T；兩片Virtex-6 FPGA直接通過40bit LVDS以及8X GTX互聯(lián)每片Virtex-6 FPGA與一片DSP連接EMIF總線與中斷資源每片

2015-09-11 15:01:12

3-基于雙TMS320C6678+雙XC6VSX315T的6U VPX高速數(shù)據(jù)處理平臺

FPGA Virtex-6 XC6VSX315T；兩片Virtex-6 FPGA直接通過40bit LVDS以及8X GTX互聯(lián)每片Virtex-6 FPGA與一片DSP連接EMIF總線與中斷資源每片

2015-09-14 14:00:05

3-基于Xilinx Virtex-6 XC6VSX315T 和TI DSP TMS320C6678的VPX架構(gòu)信號處.-

通過40bit LVDS以及8X GTX互聯(lián)每片Virtex-6 FPGA與一片DSP連接EMIF總線與中斷資源每片Virtex-6 FPGA對VPX連接28bit LVDS每片Virtex-6

2014-05-30 11:36:40

6槽雙槽位PCIe擴展塢

``6槽雙槽位PCIe擴展塢一、功能PCIE3-1605擴展系統(tǒng)是6槽雙槽位擴展系統(tǒng)，采用PCIe Gen3 Multi-Root Switch，系統(tǒng)支持6個PCIe X16 插槽，其中一個上行連接

2017-07-13 17:19:15

FPGA提供快速、簡單、零風(fēng)險的成本降低方案

FPGA提供快速、簡單、零風(fēng)險的成本降低方案賽靈思賽靈思EasyPath-6 FPGA僅六周即可針對高性能Virtex-6 FPGA提供快速、簡單、零風(fēng)險的成本降低方案賽靈思公司 (Xilinx

2012-08-11 18:17:16

FPGA的雙緩沖模式PCI Express總線該怎么設(shè)計？

近年來軟件無線電（SDR）得到了飛速的發(fā)展，在很多領(lǐng)域已顯示出其優(yōu)越性。本文的項目背景是通過軟件無線電方式實現(xiàn)數(shù)字音頻廣播（DAB）的基帶信號處理，這要求軟件無線電平臺具有高速實時數(shù)字信號處理與傳輸能力。高速可編程邏輯器件（FPGA）和豐富的IP核提供了能高效實現(xiàn)軟件無線電技術(shù)的理想平臺。

2019-09-18 08:34:36

PCIE總線的FPGA設(shè)計方法

`PCIE總線的FPGA設(shè)計方法`

2015-10-30 14:30:52

VIRTEX-6中的“Read before Write”有問題嗎？

VIRTEX-6中的“Read before Write”有問題嗎？

2020-03-17 10:25:15

Virtex-6 FPGA主要特性有哪些？

Virtex-6 FPGA主要特性有哪些？

2021-05-25 06:31:24

Virtex-6 FPGA連接功能套件中的512 MB DDR3 SODIMM部件號是什么？

嗨，我訂購了Xilinx的Virtex-6 FPGA連接功能套件。我能否知道其中512 MB DDR3 SODIMM的部件號。謝謝

2019-08-26 14:00:59

Virtex-6有專用的clkout（PLL輸出）引腳嗎？

你好。如今，我設(shè)計了使用Virtex-6的主板。我想知道Virtex-6是否有專用的PLL輸出引腳（clkout引腳）。我檢查了Virtex-6系列概述Virtex-6 FPGA時鐘資源用戶指南

2020-06-12 10:05:21

Virtex-6電源去耦的疑問如何解答

你好，在閱讀Virtex-6 PCB設(shè)計UG（ug373）和http://forums.xilinx.com/t5/Virtex-Family-FPGA

2020-06-15 16:27:01

Virtex-6的隔離設(shè)計流程是怎樣

嗨，XilinxIDF站點表明IDF僅支持Virtex-4，Virtex-5，Spartan-6和7系列FPGA。我可以在Xilinx Virtex-6 FPGA上使用IDF嗎？有沒有人嘗試過使用IDF和Virtex-6 FPGA？謝謝，季米特里斯

2020-07-08 15:56:53

Virtex 6 FPGA的目標(biāo)阻抗值是什么？

嗨，我目前正在使用75K Virtex-6 FPGA（XC6VLX75T_FFG484）。如果我們看一下Virtex-6 FPGA PCB設(shè)計指南（ug373-ver 1.3.1）中的“PCB去耦

2020-06-18 15:30:22

virtex-6 FPGA中l(wèi)vds接收器的輸入電容能夠測試我的發(fā)射器嗎？

大家好這是我第一次發(fā)布東西，我正在設(shè)計一個lvds發(fā)射器，我需要知道virtex-6 FPGA中l(wèi)vds接收器的輸入電容能夠測試我的發(fā)射器嗎？我查看了數(shù)據(jù)手冊，發(fā)現(xiàn)輸入芯片電容為8pF，這與virtex-6中l(wèi)vds接收器的輸入電容相同。提前致謝易卜拉欣·艾哈邁德

2020-06-11 06:07:12

virtex-6 FPGA構(gòu)建PCB板需要什么？

您好我希望你做得好公司為virtex-6 FPGA構(gòu)建PCB板需要什么？BR

2020-04-07 14:22:25

virtex-6 FPGA的存儲條件是什么

你好我搜索了virtex-6的數(shù)據(jù)表，但我找不到有關(guān)virtex-6XC6VLX240T-1FFG1156C FPGA的存儲信息，我想保留一段時間，FPGA的最大值是多少？或者我在哪里可以找到相關(guān)信息？謝謝希望你的回答

2020-06-17 13:39:05

virtex-6 lx550t的配置時間是多少？

嗨，我需要對配置時間做一些澄清。使用所有可用的不同方法，virtex-6 lx550t的配置時間是多少？對于BPI來說就是這樣137 Mb / 16位寬度/ 2 Mhz = 4.2對于SelectMap主站和從站怎么樣？和SPI？您如何計算這些并且對于選擇的地圖而言，時鐘速率不是顯著更高，為什么？

2020-06-08 15:01:55

SRCC，VIRTEX-6的MRCC可以計時的頻率是？

請讓我知道SRCC，VIRTEX-6的MRCC可以計時的頻率。以上來自于谷歌翻譯以下為原文 Please let me know upto what frequency can SRCC,MRCC of VIRTEX-6 can be clocked.

2019-02-13 10:52:04

STM32串口是如何去使用乒乓雙緩沖模式的

乒乓緩沖是什么意思？STM32串口是如何去使用乒乓雙緩沖模式的？

2021-12-07 06:07:44

XC2V1000-4FGG456C XILINX Virtex-II? 系列介紹

　　。使用第三代ASMBL?(先進的硅模塊)架構(gòu),Virtex-6系列包含多個不同的子系列?；诓捎玫谌鶻ilinx ASMBL 架構(gòu)的40nm制造工藝，Virtex-6 FPGA系列還擁有新一代開發(fā)工具

2013-09-06 16:28:27

Xilinx Virtex-6系列選型

Xilinx Virtex-6系列選型1 Xilinx公司Virtex-6 FPGA共有3個系列：Virtex-6 LXT – 高邏輯密度，高速串行收發(fā)器，高密度IOVirtex-6 HXT – 高

2012-02-28 14:56:59

使用Virtex-6 FPGA GTX收發(fā)器向?qū)С霈F(xiàn)錯誤的解決辦法？

嗨，我正在使用Virtex-6 FPGA GTX收發(fā)器向?qū)?，版?.12。我使用Web包許可證進行模擬。device = xc6vlx75tdevicefamily = virtex6

2020-06-17 13:58:20

關(guān)于Virtex-6 FPGA時鐘抖動的問題如何解決

嗨，我想知道Virtex-6 FPGA可以預(yù)期多少時鐘抖動。我已經(jīng)閱讀了有關(guān)Virtex-6 FPGA的所有文檔，但沒有找到數(shù)值。我發(fā)現(xiàn)的唯一的事情是它具有低抖動但不低或數(shù)值。

2020-06-12 14:56:20

分享一種Virtex－6 FPGA光傳輸網(wǎng)絡(luò)評估方案

本文介紹了Virtex-6 FPGA的主要特性，以及有線，無線和廣播設(shè)備目標(biāo)設(shè)計平臺布局。

2021-05-25 07:01:26

基于 PCIE 總線的 4 路 10G 雙緩沖光纖通道適配器

Express 總線的 4 路 10G 雙緩沖光纖通道適配器，板卡具有 4 通道 SFP+萬兆光纖接口，x8 PCIE 主機接口，具有 2 組 64 位 DDR3 SDRAM 作為高速緩存，可以實現(xiàn)

2017-03-11 14:05:16

基于FPGA的雙緩沖模式PCI Express總線方案該怎么設(shè)計？

2019-09-18 08:17:18

基于FPGA的高速LVDS數(shù)據(jù)傳輸

AD接口：時鐘對齊、根據(jù)幀同步實現(xiàn)串轉(zhuǎn)并數(shù)據(jù)對齊.本人非常熟悉Virtex-5/Virtex-6/7 Series FPGA的內(nèi)置SERDES模塊,包括ISERDES,OSERDES,IODELAY

2014-03-01 18:47:47

基于Virtex-5 LXT FPGA的PCIe端點該怎樣去設(shè)計？

PCIe是什么？有什么核心優(yōu)勢？Xilinx的PCIe端點模塊的顯著優(yōu)勢包括哪些？基于Virtex-5 LXT FPGA的PCIe端點該怎樣去設(shè)計？

2021-05-26 06:39:11

基于雙TMS320C6678+雙XC6VSX315T的6U VPX高速數(shù)據(jù)處理平臺

FPGA Virtex-6 XC6VSX315T；兩片Virtex-6 FPGA直接通過40bit LVDS以及8X GTX互聯(lián)每片Virtex-6 FPGA與一片DSP連接EMIF總線與中斷資源每片

2015-01-26 11:08:28

基于ARM和FPGA的環(huán)形緩沖區(qū)接口設(shè)計方案

摘要：目前，基于ARM和FPGA架構(gòu)的嵌入式系統(tǒng)在通信設(shè)備中得到廣泛的應(yīng)用。文章提出了一種基于ARM和FPGA的環(huán)形緩沖區(qū)接口設(shè)計方案，從而實現(xiàn)了ARM和FPGA之間的數(shù)據(jù)緩沖和速率匹配。實際測試

2019-05-30 05:00:03

基于VPX架構(gòu)的6U VPX高速數(shù)據(jù)處理平臺

EMIF總線與中斷資源每片Virtex-6 FPGA對VPX連接28bit LVDS每片Virtex-6 FPGA對VPX連接12bit LVCMOS-18每片Virtex-6 FPGA對VPX連接8X

2018-08-24 11:27:42

如何使用Virtex-6 FPGA在ADC和FPGA之間實現(xiàn)LVDS接口？

我正在使用Virtex-6 FPGA在ADC和FPGA之間實現(xiàn)LVDS接口。我根據(jù)下圖設(shè)計了一個項目（取自xapp1071.pdf - 第6頁）：當(dāng)我嘗試生成比特流文件（生成編程文件）時，我收到

2020-06-14 17:33:02

如何利用PCIe DMA總線實現(xiàn)一個基于FPGA的PCIe 8位數(shù)據(jù)采集卡？

PCIe總線通信過程是怎樣的？是什么原理？如何利用PCIe DMA總線實現(xiàn)一個基于FPGA的PCIe 8位數(shù)據(jù)采集卡？

2021-09-17 07:16:03

如何對單緩沖模式的ADC+DMA如何進行配置

怎樣去操作單緩沖模式的ADC+DMA呢？如何對單緩沖模式的ADC+DMA如何進行配置？

2021-10-18 09:29:37

如何將Aurora與Virtex-6 LX240t配合使用

嗨，我正在嘗試將Aurora與Virtex-6 LX240t配合使用。示例設(shè)計是由核心生成器（11.5和12.1）生成的測試代碼。當(dāng)我使用環(huán)回模式（近端PCS和PMA）進行測試時，兩者都能正常工作

2020-06-02 13:14:40

如何通過HTG-V6-PCIExpress板控制的賽普拉斯USB 2.0訪問Virtex-6 FPGA

“HTG-V6-PCIE”。賽普拉斯CY7C67300 EZ-Host?可編程嵌入式USB Hostand外設(shè)控制器提供USB 2.0接口。是否可以通過賽普拉斯USB配置Virtex-6 FPGA？當(dāng)我嘗試

2020-07-08 07:17:34

對于Virtex-6和用于FPGA的新7個系列沒有任何類型或硬處理器是為什么？

喜對于Virtex-6和用于FPGA的新7個系列，我沒有任何類型或硬處理器，為什么？有沒有計劃加入新的硬處理器，如果是這樣，什么樣的處理器？謝謝

2020-06-08 16:33:35

求Virtex-6的最低抖動時鐘轉(zhuǎn)發(fā)方法？

時鐘線的簡單方法來為FPGA外部的時鐘供電。使用Virtex-6，我聽說有一個新的“高性能”時鐘（HPC），具有低抖動，用于將時鐘直接從MMCM轉(zhuǎn)發(fā)到IO。在計時資源用戶指南（第34頁）中，有人說

2020-06-10 16:36:37

求一款在PCI總線上利用FPGA技術(shù)設(shè)計PCI總線接口的設(shè)計方案

PCI總線特點及開發(fā)現(xiàn)狀PCI接口配置空間的實現(xiàn)求一款在PCI總線上利用FPGA技術(shù)設(shè)計PCI總線接口的設(shè)計方案

2021-04-15 06:17:20

求助，VIRTEX-6的以太網(wǎng)IP核

圖片里面，virtex-6 Embedded Tri -mode Ethernet MAC Wrapper 和Tri mode Ethernet分別是用來做什么的呢？

2017-09-14 14:56:18

用于 Xilinx Virtex-6 FPGA 的電源管理參考設(shè)計 (1.1V (3.45A))

`描述PMP5098 是一個多輸出電源模塊，可為 Virtex-6 HXT 表征板上的高速 Xilinx GTH (11.2Gbps) 串行收發(fā)器提供所有必需的電壓軌。四個輸出軌：1.1V (6

2015-04-09 11:10:48

用于 Xilinx Virtex-6 FPGA 的電源管理參考設(shè)計 (1.1V (5.1A))

`描述PMP5098 是一個多輸出電源模塊，可為 Virtex-6 HXT 表征板上的高速 Xilinx GTH (11.2Gbps) 串行收發(fā)器提供所有必需的電壓軌。四個輸出軌：1.1V (6

2015-04-09 11:53:31

用于 Xilinx Virtex-6 FPGA 的電源管理參考設(shè)計 (1.2V (1.5A))

`描述PMP5098 是一個多輸出電源模塊，可為 Virtex-6 HXT 表征板上的高速 Xilinx GTH (11.2Gbps) 串行收發(fā)器提供所有必需的電壓軌。四個輸出軌：1.1V (6

2015-04-09 10:24:24

用于 Xilinx Virtex-6 FPGA 的電源管理參考設(shè)計 (1.8V (2.6A))

`描述PMP5098 是一個多輸出電源模塊，可為 Virtex-6 HXT 表征板上的高速 Xilinx GTH (11.2Gbps) 串行收發(fā)器提供所有必需的電壓軌。四個輸出軌：1.1V (6

2015-04-09 10:56:28

用于Virtex-6的PCB去耦電容是什么

在ug373“Virtex-6 FPGA PCB設(shè)計指南”v1.3中，不需要用于Vccaux和Vcco的去耦電容（表2-1至2-2），而在我讀過的早期版本中，數(shù)字并非都是零（我不記得確切的數(shù)字）。這些0與ug373以及ML605原理圖中的以下描述相矛盾。對此有什么正確的答案？

2020-06-08 11:03:50

請問VIRTEX-6 FPGA的I / O支持的最大數(shù)據(jù)速率是多少？

VIRTEX-6 FPGA的I / O支持的最大數(shù)據(jù)速率是多少？我想在Virtex-6的I / O接收625MSPS的數(shù)據(jù)。這可以實現(xiàn)嗎？

2020-07-13 09:45:20

請問virtex-6 FPGA是否有SRIO引腳，哪個引腳可以配置為SRIO？

你好我對DSP和SRIO之間的通信感興趣。有人知道virtex-6 FPGA是否有srio引腳，以及如何配置？

2020-06-14 14:22:51

請問如何估算Virtex-6的實際功耗？

我在ML605板（Virtex-6）上實現(xiàn)了一個系統(tǒng)。現(xiàn)在我正在嘗試測量FPGA的功耗。有什么建議嗎？非常感謝。p.s不是ISE中的XPower

2020-06-12 08:16:37

賽靈思Virtex-6 HXT FPGA ML630提供參考時鐘電路圖

賽靈思Virtex-6 HXT FPGA ML630評估套件采用SiTime電子發(fā)燒友振具體型號為：SIT9102AI-243N25E200.0000，而目前針對這一型號sitime推出了抖動更低

2014-11-17 15:07:35

賽靈思高性能40nm Virtex-6 FPGA系列通過全生產(chǎn)驗證

【來源】：《電子設(shè)計工程》2010年02期【摘要】：<正>賽靈思公司與聯(lián)華電子共同宣布,采用聯(lián)華電子高性能40nm工藝的Virtex-6FPGA,已經(jīng)完全通過生產(chǎn)前的驗證

2010-04-24 09:06:05

針對virtex-6有多少Pinout微光澤？

針對virtex-6有多少Pinout微光澤？或者如何在Xilinx XPS / EDK中為virtex-6獲得確切數(shù)量的微纖維I / O引腳？

2020-05-08 09:32:11

Virtex-6 FPGA GTX收發(fā) User Guide

Virtex-6 FPGA GTX收發(fā) User Guide:This document shows how to use the GTX transceivers in Virtex

2009-12-31 17:05:28

Virtex-6 的HDL設(shè)計指南

針對Virtex-6 給出了HDL設(shè)計指南，其中，賽靈思為每個設(shè)計元素給出了四個設(shè)計方案元素，并給出了Xilinx認(rèn)為是最適合你的解決方案。這4個方案包括：實例，推理，CORE Generator或者其

2010-11-02 15:15:49

TI用于Virtex-6FPGA微型電源解決方案

TI用于Virtex-6 FPGA的微型電源解決方案:本應(yīng)用報告介紹了新的集成式FET DC/DC 轉(zhuǎn)換器如何以尺寸極小且節(jié)省電路板空間的設(shè)計來滿足Xilinx新型高性能FPGA 的電源要求。如今的高性能

2010-12-11 15:24:50

用Spartan-6和Virtex-6設(shè)計——賽靈思培訓(xùn)課程

此課程將教會你：1）描述Spartan-6 和Virtex-6 FPGA的6輸入LUT和CLB建設(shè)的所有功能；2）指定Spartan-6 和Virtex-6的CLB資源和可用的Slice配置；3）定義可用的RAM和DSP資源塊；4)正確設(shè)計I/O塊和S

2010-12-14 15:09:48

賽靈思最新一代Virtex-6 FPGA系列兼容PCI Ex

賽靈思最新一代Virtex-6 FPGA系列兼容PCI Express 2.0標(biāo)準(zhǔn) 賽靈思公司宣布其最新一代Virtex-6 FPGA系列兼容PCI Express 2.0標(biāo)準(zhǔn)，與前一代產(chǎn)品系列相比功耗降低

2009-07-29 14:39:46

846

賽靈思最新一代Virtex-6 FPGA系列兼容PCI Ex

賽靈思最新一代Virtex-6 FPGA系列兼容PCI Express 2.0標(biāo)準(zhǔn) 賽靈思公司宣布其最新一代Virtex-6 FPGA系列兼容PCI Express 2.0標(biāo)準(zhǔn)，與前一代產(chǎn)品系列相比功耗降低50%，與競爭產(chǎn)品相

2009-11-11 16:46:51

816

賽靈思推出最新Virtex-6/Spartan-6 FPGA

賽靈思推出最新Virtex-6/Spartan-6 FPGA 連接開發(fā)套件近日，賽靈思公司（Xilinx, Inc. ）宣布推出最新Virtex-6 和 Spartan-6 FPGA連接開發(fā)套件，該套件將為客戶提供一個綜合的、易用的

2009-12-15 08:42:01

978

賽靈思40nm Virtex-6 FPGA系列通過全生產(chǎn)驗證

賽靈思40nm Virtex-6 FPGA系列通過全生產(chǎn)驗證全球可編程邏輯解決方案領(lǐng)導(dǎo)廠商賽靈思公司(Xilinx, Inc. )與全球領(lǐng)先的半導(dǎo)體代工廠商聯(lián)華電子( UMC (NYSE: UMC; TSE: 2303))今天共

2010-01-22 09:59:51

716

賽靈思高性能40nm Virtex-6 FPGA系列即將轉(zhuǎn)入

賽靈思高性能40nm Virtex-6 FPGA系列即將轉(zhuǎn)入量產(chǎn) 賽靈思公司(Xilinx, Inc.)與聯(lián)華電子(UMC)今天共同宣布，采用聯(lián)華電子高性能40nm工藝的Virtex-6 FPGA，已經(jīng)完全通過生產(chǎn)前的驗

2010-01-26 08:49:17

851

Virtex-6 FPGA ML605開發(fā)評估技術(shù)方案

Virtex-6 FPGA ML605開發(fā)評估技術(shù)方案 Virtex-6 FPGA是Xilinx公司的目標(biāo)設(shè)計平臺,提供集成的軟件和硬件,有利于設(shè)計集中力量進性產(chǎn)品創(chuàng)新. Virtex-6系列包括LXT, SXT和HXT子系列,適

2010-04-22 18:07:58

3615

安富利推出Xilinx Virtex-6 FPGA DSP開

安富利推出Xilinx Virtex-6 FPGA DSP開發(fā)工具套件安富利公司旗下運營機構(gòu)安富利電子元件宣布推出Xilinx Virtex -6 FPGA DSP開發(fā)工具套件。這套件是為DSP設(shè)計而打造，是Xilinx目標(biāo)設(shè)計平

2010-04-24 09:56:31

1331

PCIE總線的FPGA設(shè)計方法

將PCIE與PCI、K1．X等總線技術(shù)進行比較，分析它的技術(shù)特性和優(yōu)勢，剖析數(shù)據(jù)包在各層中的流動過程。／并且詳細(xì)闡述基于FPGA的兩種盯行性實現(xiàn)方案，即采用第三方PHY接口器件和低成本

2011-08-31 17:42:49

154

Virtex-7 2000T_Virtex-7 2000T FPGA構(gòu)架優(yōu)勢

Virtex-7 2000T FPGA的容量是市場同類最大28nm器件的2倍，而且比賽靈思最大型Virtex-6 FPGA大2.5倍。雖然2000T由4個切片組成，但它仍然保持著傳統(tǒng)FPGA的使用模式，設(shè)計人員可通過賽靈思工具流程

2011-10-26 09:11:30

2795

Virtex-6 FPGA ML630光傳輸網(wǎng)絡(luò)（OTN）評估方案的特性與優(yōu)勢

Xilinx公司的Virtex-6 FPGA包括Virtex-6 LXT FPGA，Virtex-6 SXT FPGA和Virtex-6 HXT FPGA三個亞系列，采用40nm

2017-11-24 16:26:40

1918

軟件無線電中雙緩沖模式PCIE總線的設(shè)計與實現(xiàn)

置能力；另外，單片FPGA降低了成本和電路復(fù)雜程度，更符合片上系統(tǒng)（SoC）的設(shè)計思想。本文采用Xilinx公司Virtex6 FPGA和PCIE集成塊，實現(xiàn)雙緩沖模式的高速PCIE接口設(shè)計。

2018-07-25 11:01:00

1376