FPGA集成技術(shù)的創(chuàng)新之路

如果你瞇起眼睛細(xì)看，會(huì)發(fā)現(xiàn)一個(gè)現(xiàn)代的FPGA看起來像是一個(gè)可編程邏輯器件與開關(guān)（switch）ASIC和SoC的雜交。正如今天的架構(gòu)，F(xiàn)PGA某種程度上體現(xiàn)了服務(wù)器節(jié)點(diǎn)內(nèi)部、數(shù)據(jù)中心集群之間以及自身的計(jì)算異構(gòu)性。FPGA的門中嵌入了內(nèi)存，可以根據(jù)需要進(jìn)行計(jì)算，也可以使用DRAM和HBM內(nèi)存，這是CPU所不能做到的。

人們總是傾向于在任何CPU或SoC上集成盡可能多的硬編碼內(nèi)容，以消除組件之間的延遲和獨(dú)立創(chuàng)建它們的成本。這就是為什么CPU很早就集成了緩存和主內(nèi)存控制器（DDR或HBM）、PCI-Express外圍設(shè)備和以太網(wǎng)網(wǎng)絡(luò)接口的層次結(jié)構(gòu)，并逐漸從服務(wù)器主板轉(zhuǎn)移到裸片上。這也是為什么Arm內(nèi)核，互連SerDes， DDR和HBM內(nèi)存控制器，和各種其他組件的硬塊現(xiàn)在成為面向數(shù)據(jù)中心的FPGA的一部分的原因。但是，這種集成可能會(huì)走得太遠(yuǎn)，導(dǎo)致針對(duì)特定工作負(fù)載的過度設(shè)計(jì)，而且所有工作負(fù)載的成本都更高，因?yàn)槊總€(gè)人最終都要支付一些暗硅稅。

無論哪種方式，都很難找到合適的平衡點(diǎn)，顯然，每個(gè)人都很難在明亮的光線下說出異質(zhì)性。在我們最近于San Jose的Glass House舉辦的下一屆FPGA平臺(tái)活動(dòng)中，打破這種平衡是我們討論的話題之一。我們與英特爾（Intel）網(wǎng)絡(luò)和定制邏輯組的FPGA和電子產(chǎn)品銷售副總裁兼總經(jīng)理Patrick Dorsey;Xilinx首席技術(shù)官Ivo Bolsens;Achronix負(fù)責(zé)產(chǎn)品規(guī)劃和業(yè)務(wù)開發(fā)的副總裁Manoj Roge坐在一起，討論設(shè)備集成的推動(dòng)和拉動(dòng)以及主要FPGA制造商所做的觸摸平衡操作。

“這個(gè)問題問得好，在座的很多人都知道，Altera與英特爾有長(zhǎng)期的合作，目的是將Xeons和FPGA放在同一封裝中?！盌orsey說，我們提醒他，我們認(rèn)為集成Xeon-FPGA是一個(gè)有趣的項(xiàng)目?！捌渲幸粋€(gè)挑戰(zhàn)是，你整合了什么？當(dāng)你整合時(shí)，你放棄了什么？”我們看到的一件事是，靈活性很重要，我們從事的是靈活性業(yè)務(wù)，我們制造FPGA，它不僅在芯片方面很重要，而且在系統(tǒng)層面也很重要。選擇哪種FPGA和哪種Xeon具有很大的價(jià)值，有時(shí)集成時(shí)會(huì)破壞價(jià)值。會(huì)發(fā)生的。您之所以要?jiǎng)?chuàng)造價(jià)值，是因?yàn)橥庑纬叽缱冃×?，功耗降低了，而接口可以?yōu)化，因此性能得到了提高。這是一個(gè)權(quán)衡。我和我在這里的同行們已經(jīng)做了25年了，現(xiàn)在發(fā)生的偉大的事情是技術(shù)使選擇成為可能。所以在系統(tǒng)的多個(gè)層面上，異構(gòu)是一個(gè)選擇，我們可以利用現(xiàn)有的封裝技術(shù)和接口做很多事情?！?/p>

Xilinx沒有自己的數(shù)據(jù)中心處理器，除了它嵌入在設(shè)備上的Arm核心，比如去年宣布的最新的“Everest”FPGAs，但是Bolsens同意這種異質(zhì)性的分形層次結(jié)構(gòu)是現(xiàn)代分布式系統(tǒng)以及FPGAs本身的一個(gè)重要方面。

“異構(gòu)是FPGA的一個(gè)價(jià)值主張，所以我們不應(yīng)該把它看作是一個(gè)問題，而是一個(gè)機(jī)會(huì)，”Bolsens解釋說。說了這么多，如果你考慮一下什么是FPGA，首先它有一個(gè)非常通用的、可編程的交換互連，它允許你將功能沉浸到互連中，而不會(huì)破壞你的體系結(jié)構(gòu)。因此，您可以在基于交換機(jī)的互連中引入多種功能。因此，從這個(gè)意義上說，在一個(gè)FPGA中集成硬件構(gòu)建塊比在許多其他應(yīng)用程序中要更透明一點(diǎn)?！?/p>

FPGA本身和使用它們的系統(tǒng)面臨的真正挑戰(zhàn)是計(jì)算、存儲(chǔ)和網(wǎng)絡(luò)的比例。Bolsens說，F(xiàn)PGA的制造商可以從數(shù)據(jù)中心的高層學(xué)到一些經(jīng)驗(yàn)，在數(shù)據(jù)中心，組件被分解，然后進(jìn)行實(shí)時(shí)重組，最后應(yīng)用到FPGA設(shè)備級(jí)別。

首先，根據(jù)Achronix的說法，您需要適合該任務(wù)的正確計(jì)算組件。“但我們的方法略有不同，”Roge說?！拔覀儗Ｗ⒂跇?gòu)建最好的FPGA架構(gòu)，并解決了傳統(tǒng)FPGA架構(gòu)中的一些瓶頸，采用了片上網(wǎng)絡(luò)結(jié)構(gòu)，非常注重設(shè)計(jì)的簡(jiǎn)便性和易用性?！痹谛问椒矫妫覀冎С知?dú)立的FPGA或小芯片，甚至是單片集成電路，并且我們讓客戶為正確的方法選擇正確的外形尺寸。我做FPGA產(chǎn)品規(guī)劃已經(jīng)很多年了，你必須把幾百個(gè)用例映射到流片上，而且很難把它們正確地結(jié)合起來?！?/p>

一些大的FPGA制造商目前已經(jīng)擁有小芯片，而有些則在摩爾定律開始放慢速度時(shí)會(huì)做到，如果你想知道他們是怎么說的，你必須看一下上面的視頻。這為擁有具有不同功能的廣泛的FPGA設(shè)備陣列提供了巨大的潛力，并且只增加了增量成本。我們還討論了數(shù)據(jù)中心級(jí)FPGA的關(guān)鍵硬件創(chuàng)新。

審核編輯：黃飛