設計基于FPGA的串行通用異步收發(fā)器

UART（Universal Asynchronous Receiver Transmitter通用異步收發(fā)器）是一種應用廣泛的短距離串行傳輸接口。常常用于短距離、低速、低成本的通訊中。8250、8251、NS16450等芯片都是常見的UART器件。基本的UART通信只需要兩條信號線（RXD、TXD）就可以完成數(shù)據(jù)的相互通信，接收與發(fā)送是全雙工形式。TXD是UART發(fā)送端，為輸出；RXD是UART接收端，為輸入。

UART的基本特點是：（1）在信號線上共有兩種狀態(tài)，可分別用邏輯1（高電平）和邏輯0（低電平）來區(qū)分。在發(fā)送器空閑時，數(shù)據(jù)線應該保持在邏輯高電平狀態(tài)。（2）起始位（Start Bit）：發(fā)送器是通過發(fā)送起始位而開始一個字符傳送，起始位使數(shù)據(jù)線處于邏輯0狀態(tài)，提示接受器數(shù)據(jù)傳輸即將開始。

（3）數(shù)據(jù)位（Data Bits）：起始位之后就是傳送數(shù)據(jù)位。數(shù)據(jù)位一般為8位一個字節(jié)的數(shù)據(jù)（也有6位、7位的情況），低位（LSB）在前，高位（MSB）在后。（4）校驗位（parity Bit）：可以認為是一個特殊的數(shù)據(jù)位。校驗位一般用來判斷接收的數(shù)據(jù)位有無錯誤，一般是奇偶校驗。在使用中，該位常常取消。

（5）停止位：停止位在最后，用以標志一個字符傳送的結束，它對應于邏輯1狀態(tài)。（6）位時間：即每個位的時間寬度。起始位、數(shù)據(jù)位、校驗位的位寬度是一致的，停止位有0.5位、1位、1.5位格式，一般為1位。（7）幀：從起始位開始到停止位結束的時間間隔稱之為一幀。

（8）波特率：UART的傳送速率，用于說明數(shù)據(jù)傳送的快慢。在串行通信中，數(shù)據(jù)是按位進行傳送的，因此傳送速率用每秒鐘傳送數(shù)據(jù)位的數(shù)目來表示，稱之為波特率。如波特率9600=9600bps（位/秒）。

FPGA UART系統(tǒng)組成 ：如下圖所示，F(xiàn)PGA UART由三個子模塊組成：波特率發(fā)生器；接收模塊；發(fā)送模塊；

模塊設計：系統(tǒng)由四部部分組成：頂層模塊；波特率發(fā)生器；UART接收器； UART發(fā)送器.

異步收發(fā)器的頂層模塊由波特率發(fā)生器、UART接收器和UART發(fā)送器構成。UART發(fā)送器的用途是將準備輸出的并行數(shù)據(jù)按照基本UART幀格式轉為TXD信號串行輸出。UART接收器接收RXD串行信號，并將其轉化為并行數(shù)據(jù)。

波特率發(fā)生器就是專門產生一個遠遠高于波特率的本地時鐘信號對輸入RXD不斷采樣，使接收器與發(fā)送器保持同步。波特率發(fā)生器實際上就是一個分頻器。可以根據(jù)給定的系統(tǒng)時鐘頻率（晶振時鐘）和要求的波特率算出波特率分頻因子，算出的波特率分頻因子作為分頻器的分頻數(shù)。波特率分頻因子可以根據(jù)不同的應用需要更改。

由于串行數(shù)據(jù)幀和接收時鐘是異步的，由邏輯1轉為邏輯0可以被視為一個數(shù)據(jù)幀的起始位。然而，為了避免毛刺影響，能夠得到正確的起始位信號，必須要求接收到的起始位在波特率時鐘采樣的過程中至少有一半都是屬于邏輯0才可認定接收到的是起始位。由于內部采樣時鐘bclk周期（由波特率發(fā)生器產生）是發(fā)送或接收波特率時鐘頻率的16倍，所以起始位需要至少8個連續(xù)bclk周期的邏輯0被接收到，才認為起始位接收到，接著數(shù)據(jù)位和奇偶校驗位將每隔16個bclk周期被采樣一次（即每一個波特率時鐘被采樣一次）。如果起始位的確是16個bclk周期長，那么接下來的數(shù)據(jù)將在每個位的中點處被采樣。