AD9763/AD9765/AD9767分別是雙端口、高速、雙通道、10/12/14位CMOS DAC，每款器件均集成兩個(gè)高品質(zhì)TxDAC+?內(nèi)核、一個(gè)基準(zhǔn)電壓源和數(shù)字接口電路，采用48引腳小型LQFP封裝。這些器件提供出色的交流和直流性能，同時(shí)支持最高125 MSPS的更新速率。
AD9763/AD9765/AD9767針對通信應(yīng)用中的I數(shù)據(jù)與Q數(shù)據(jù)處理進(jìn)行了優(yōu)化。數(shù)字接口含有兩個(gè)雙緩沖鎖存器以及控制邏輯。獨(dú)立的寫輸入允許數(shù)據(jù)彼此獨(dú)立地寫入兩個(gè)DAC端口。獨(dú)立的時(shí)鐘可控制各DAC的更新速率。
利用模式控制引腳，AD9763/AD9765/AD9767可以與兩個(gè)單獨(dú)的數(shù)據(jù)端口接口，或與單個(gè)交錯(cuò)式高速數(shù)據(jù)端口接口。在交錯(cuò)模式下，輸入數(shù)據(jù)流被解復(fù)用為原始I數(shù)據(jù)與Q數(shù)據(jù)，然后鎖存。隨后，I數(shù)據(jù)與Q數(shù)據(jù)由兩個(gè)DAC轉(zhuǎn)換，并以一半輸入數(shù)據(jù)速率更新。
GAINCTRL引腳允許以兩種模式設(shè)置兩個(gè)DAC的滿量程電流(IOUTFS)?？梢杂脙蓚€(gè)外部電阻獨(dú)立設(shè)置各DAC的IOUTFS，也可以用一個(gè)外部電阻設(shè)置兩個(gè)DAC的IOUTFS。關(guān)于此特性的重要日期碼信息，請參閱增益控制模式部分。
這些DAC采用分段電流源架構(gòu)，并結(jié)合專有開關(guān)技術(shù)，可減小突波能量，并使動(dòng)態(tài)精度達(dá)到較大。每個(gè)DAC均提供差分電流輸出，從而支持單端或差分應(yīng)用。AD9763、AD9765或AD9767的兩個(gè)DAC可以同時(shí)更新，并可以提供20 mA的標(biāo)稱滿量程電流。各DAC之間的滿量程電流匹配精度可達(dá)到0.1%以內(nèi)。
AD9763/AD9765/AD9767采用先進(jìn)的低成本CMOS工藝制造，采用3.3 V至5 V單電源供電，功耗為380 mW。
特性
10/12/14位雙通道發(fā)射數(shù)模轉(zhuǎn)換器(DAC)
更新速率：125 MSPS
出色的SFDR（至奈奎斯特頻率）：75 dBc（5 MHz輸出）
出色的增益與失調(diào)匹配：0.1%
完全獨(dú)立或單電阻增益控制
雙端口或交錯(cuò)式輸入數(shù)據(jù)
1.2 V片內(nèi)基準(zhǔn)電壓源
5 V或3.3 V電源供電
功耗：380 mW (5 V)
省電模式：50 mW (5 V)
48引腳LQFP封裝
產(chǎn)品聚焦
AD9763/AD9765/AD9767均為引腳兼容的雙通道、8/10/12/14位分辨率TxDAC系列產(chǎn)品。
雙通道、10/12/14位、125 MSPS DAC。每款器件均有一對高性能DAC，并針對低失真性能進(jìn)行了優(yōu)化，可靈活傳輸I與Q信息。
匹配。增益匹配典型值為滿量程的0.1%，失調(diào)誤差優(yōu)于0.02%。
低功耗。完整的CMOS雙DAC功能，采用3.3 V至5 V單電源供電，功耗為380 mW。可以降低DAC滿量程電流，從而以更低功耗工作，而且在低功耗空閑期間可以進(jìn)入睡眠模式。
片內(nèi)基準(zhǔn)電壓源。AD9763/AD9765/AD9767均內(nèi)置1.20 V溫度補(bǔ)償帶隙基準(zhǔn)電壓源。
雙路10/12/14位輸入。 AD9763/AD9765/AD9767均具有一個(gè)靈活的雙端口接口，允許以雙路方式或交錯(cuò)方式輸入數(shù)據(jù)。
應(yīng)用
通信
基站
數(shù)字合成
正交調(diào)制
三維超聲
相關(guān)型號(hào)系列：
AD976AARS
AD976AAR
AD976AANZ
AD976AAN
AD976A
AD9768SE
AD9768SD
AD9768JQ
AD9768JD
AD9768
AD9767-EBZ
AD9767-EB
AD9767ASTZKL1
AD9767ASTZAIRBUS
AD9767ASTZ
AD9767ASTRL
AD9767AST
AD9767
AD9765-EBZ
AD9765-EB
AD9765ASTZRL
AD9765ASTZKL1
AD9765ASTZ
AD9765ASTRL
AD9765AST
