AD6642 雙通道中頻接收機(jī)

數(shù)據(jù)： AD6642產(chǎn)品技術(shù)英文資料手冊

優(yōu)勢和特點

每個通道11位、200 MSPS輸出數(shù)據(jù)速率
集成噪聲整形再量化器(NSR)
使能NSR時的性能
SNR：75.5 dBFS（40 MHz帶寬，最高70 MHz，185 MSPS）
SNR: 73.7 dBFS（60 MHz帶寬，最高70 MHz，185 MSPS）
禁用NSR時的性能
SNR：66.5 dBFS（最高70 MHz，185 MSPS）
SFDR: 83 dBc（最高70 MHz，185 MSPS）
低功耗：0.62 W (185 MSPS)
1.8 V模擬電源供電

1.8 V LVDS（ANSI-644電平）輸出
1至8整數(shù)時鐘分頻器
ADC內(nèi)部基準(zhǔn)電壓源
模擬輸入范圍：1.75 V p-p（可編程至2 V p-p）
差分模擬輸入、800 MHz帶寬
欲了解更多特性，請參考數(shù)據(jù)手冊

產(chǎn)品詳情

AD6642是一款11位、200 MSPS、雙通道中頻(IF)接收機(jī)，專門針對要求高動態(tài)范圍性能、低功耗和小尺寸的電信應(yīng)用中支持多通道系統(tǒng)而設(shè)計。

該器件包括兩個高性能模數(shù)轉(zhuǎn)換器(ADC)和噪聲整形再量化器(NSR)數(shù)字模塊。各ADC采用多級、差分流水線架構(gòu)，并集成了輸出糾錯邏輯。ADC差分流水線的第一級包含一個寬帶寬開關(guān)電容采樣網(wǎng)絡(luò)。集成基準(zhǔn)電壓源可簡化設(shè)計。占空比穩(wěn)定器(DCS)補償ADC時鐘占空比的波動，使轉(zhuǎn)換器保持出色的性能。

各ADC的輸出內(nèi)部連接到NSR模塊。集成NSR電路能夠提高奈奎斯特帶寬內(nèi)較小頻段的信噪比(SNR)性能。該器件支持兩種不同的輸出模式，通過外部MODE引腳或SPI可以選擇輸出模式。

如果使能NSR特性，則在處理ADC的輸出時，AD6642可以在有限的部分奈奎斯特帶寬內(nèi)實現(xiàn)更高的SNR性能，同時保持11位輸出分辨率?？梢詫SR模塊進(jìn)行編程，以提供采樣時鐘22%或33%的帶寬。例如，當(dāng)采樣時鐘速率為185 MSPS時，在22%模式下，AD6642可以在40 MHz帶寬內(nèi)實現(xiàn)最高75.5 dBFS的SNR；在33%模式下，它可以在60 MHz帶寬內(nèi)實現(xiàn)最高73.7 dBFS的SNR。

如果禁用NSR模塊，則ADC數(shù)據(jù)直接以11位的分辨率提供給輸出端。這種工作模式下，AD6642能夠在整個奈奎斯特帶寬內(nèi)實現(xiàn)最高66.5 dBFS的SNR。因此，AD6642可以用于電信應(yīng)用，例如要求更寬帶寬的數(shù)字預(yù)失真觀測路徑。

經(jīng)過數(shù)字信號處理后，多路復(fù)用輸出數(shù)據(jù)路由至兩個11位輸出端口，最大數(shù)據(jù)速率為400 Mbps (DDR)。這些輸出設(shè)置為1.8 V LVDS，支持ANSI-644電平。AD6642接收機(jī)能夠?qū)軐挼闹蓄l頻譜進(jìn)行數(shù)字化處理。各接收機(jī)設(shè)計用于同步接收不同的天線。該IF采樣架構(gòu)與傳統(tǒng)的模擬技術(shù)或較低集成度的數(shù)字方法相比，能大幅度降低器件的成本和復(fù)雜度。

靈活的關(guān)斷選項可以明顯降低功耗。器件設(shè)置與控制的編程利用三線式SPI兼容型串行接口來完成；該接口提供多種工作模式，支持電路板級系統(tǒng)測試。AD6642采用144引腳無鉛10 mm × 10 mm芯片級球柵陣列(CSP_BGA)封裝，符合RoHS標(biāo)準(zhǔn)，額定溫度范圍為?40°C至+85°C工業(yè)溫度范圍。

應(yīng)用