TMS320VC5502 定點(diǎn)數(shù)字信號(hào)處理器

數(shù)據(jù)： TMS320VC5502 Fixed-Point Digital Signal Processor 數(shù)據(jù)表

描述

TMS320VC5502（5502）定點(diǎn)數(shù)字信號(hào)處理器（DSP）基于TMS320C55x™DSP生成CPU處理器內(nèi)核。 C55x™DSP架構(gòu)通過(guò)增加并行性和全面關(guān)注降低功耗來(lái)實(shí)現(xiàn)高性能和低功耗。 CPU支持內(nèi)部總線結(jié)構(gòu)，該結(jié)構(gòu)由一個(gè)程序總線，三個(gè)數(shù)據(jù)讀總線，兩個(gè)數(shù)據(jù)寫(xiě)總線以及專用于外設(shè)和DMA活動(dòng)的附加總線組成。這些總線能夠在一個(gè)周期內(nèi)執(zhí)行最多三次數(shù)據(jù)讀取和兩次數(shù)據(jù)寫(xiě)入。并行，DMA控制器可以獨(dú)立于CPU活動(dòng)執(zhí)行數(shù)據(jù)傳輸。

C55x™CPU提供兩個(gè)乘法累加（MAC）單元，每個(gè)單元能夠進(jìn)行17位×17位乘法運(yùn)算。單循環(huán)。額外的16位ALU支持中央40位算術(shù)/邏輯單元（ALU）。 ALU的使用受指令集控制，提供優(yōu)化并行活動(dòng)和功耗的能力。這些資源在C55x CPU的地址單元（AU）和數(shù)據(jù)單元（DU）中進(jìn)行管理。

C55x DSP代支持可變字節(jié)寬度指令集，以提高代碼密度。指令單元（IU）從內(nèi)部或外部存儲(chǔ)器執(zhí)行32位程序提取，并為程序單元（PU）排隊(duì)指令。程序單元解碼指令，將任務(wù)指向AU和DU資源，并管理完全受保護(hù)的管道。預(yù)測(cè)分支功能可避免執(zhí)行條件指令時(shí)的管道沖洗。

5502外設(shè)集包括一個(gè)外部存儲(chǔ)器接口（EMIF），可以無(wú)縫訪問(wèn)異步存儲(chǔ)器，如EPROM和SRAM，以及高速，高密度存儲(chǔ)器，如同步DRAM和同步突發(fā)RAM。其他外設(shè)包括UART，看門(mén)狗定時(shí)器和I-Cache。三個(gè)全雙工多通道緩沖串行端口（McBSP）為各種行業(yè)標(biāo)準(zhǔn)串行設(shè)備提供無(wú)縫接口，并提供多達(dá)128個(gè)獨(dú)立通道的多通道通信。主機(jī)端口接口（HPI）是一個(gè)8/16位并行接口，用于為5502上的32K字內(nèi)部存儲(chǔ)器提供主處理器訪問(wèn).HPI可配置為多路復(fù)用或非多路復(fù)用模式，以提供無(wú)膠與各種主機(jī)處理器的接口。 DMA控制器為六個(gè)獨(dú)立的通道上下文提供數(shù)據(jù)移動(dòng)，無(wú)需CPU干預(yù)。還包括兩個(gè)通用定時(shí)器，八個(gè)專用通用I /O（GPIO）引腳和模擬鎖相環(huán)（APLL）時(shí)鐘生成。

5502得到業(yè)界獎(jiǎng)項(xiàng)的支持 - 贏得eXpress DSP™，Code Composer Studio™集成開(kāi)發(fā)環(huán)境（IDE），DSP /BIOS™，德州儀器。算法標(biāo)準(zhǔn)，以及業(yè)界最大的第三方網(wǎng)絡(luò)。 Code Composer Studio™IDE具有代碼生成工具，包括C編譯器，Visual Linker，模擬器，RTDX™，XDS510™仿真設(shè)備驅(qū)動(dòng)程序和評(píng)估模塊。 C55x™DSP庫(kù)還支持5502，它具有50多個(gè)基礎(chǔ)軟件內(nèi)核（FIR濾波器，IIR濾波器，F(xiàn)FT和各種數(shù)學(xué)函數(shù)）以及芯片和電路板支持庫(kù)。

特性

高性能，低功耗，定點(diǎn)TMS320C55x™數(shù)字信號(hào)處理器（DSP）
- 3.33- /5 -ns指令周期時(shí)間
- 300- /200-MHz時(shí)鐘速率
- 16K字節(jié)指令高速緩存（I-Cache）
- 執(zhí)行每個(gè)/兩個(gè)指令循環(huán)
- 雙乘法器[每秒累計(jì)高達(dá)6億次（MMACS）]
- 兩個(gè)算術(shù)/邏輯單元（ALU）
- 一個(gè)程序總線，三個(gè)內(nèi)部數(shù)據(jù)/操作數(shù)讀總線和兩個(gè)內(nèi)部數(shù)據(jù)/操作數(shù)寫(xiě)總線
指令高速緩存（16K字節(jié)）
32K x 16位開(kāi)芯片RAM由八塊4K×16位雙存取RAM（DARAM）（64K字節(jié)）組成
16K×16位單等待狀態(tài)片上ROM（32K字節(jié)））
8M×16位最大可尋址外部存儲(chǔ)空間
32位外部并行總線存儲(chǔ)器，支持具有通用輸入/輸出（GPIO）功能的外部存儲(chǔ)器接口（EMIF）和Glueless接口：
- 異步靜態(tài)RAM（SRAM）
- 異步EPROM
- 同步DRAM（SDRAM）
- 同步突發(fā)RAM（SBRAM）
仿真/調(diào)試跟蹤功能可保存最后16個(gè)程序計(jì)數(shù)器（PC）不連續(xù)性和最近32個(gè)PC值
六個(gè)器件功能域的可編程低功耗控制
片上外設(shè)
- 六通道直接存儲(chǔ)器存?。―MA）控制器
- 三個(gè)多通道緩沖串行端口（McBSP）
- 可編程模擬相位-Locked Loop（APLL）時(shí)鐘發(fā)生器
- 通用I /O（GPIO）引腳和專用輸出引腳（XF）
- 8位/16位并行主機(jī) - 端口接口（HPI）
- 四個(gè)定時(shí)器
  - 兩個(gè)64位通用定時(shí)器
  - 64位可編程看門(mén)狗定時(shí)器
  - 64-位DSP /BIOS™計(jì)數(shù)器
- 內(nèi)部集成電路（I ² C）接口
- 通用異步接收器/發(fā)送器（UART）
On-Chi p基于掃描的仿真邏輯
IEEE Std 1149.1 ^（1）（JTAG）邊界掃描邏輯
包：
- 176-Terminal LQFP（薄型四方扁平封裝）（PGF后綴）
- 201端子MicroStar BGA™（球柵陣列）（GZZ和ZZZ后綴）
3.3-VI /O電源電壓
1.26-V內(nèi)核電源電壓

^（1） IEEE標(biāo)準(zhǔn)1149.1-1990標(biāo)準(zhǔn)測(cè)試訪問(wèn)端口和邊界掃描架構(gòu)。

注意：本文檔旨在與 TMS320C55x DSP CPU參考指南（文獻(xiàn)編號(hào)SPRU371）一起使用。

TMS320C55x，DSP /BIOS，MicroStar BGA，C55x，eXpressDSP，Code Composer Studio，RTDX，XDS510，TMS320C54x，C54x，TMS320，TMS320C5000是德州儀器公司的商標(biāo)。
I2C總線是Koninklijke Philips Electronics N.V.的商標(biāo)。
所有商標(biāo)均為其各自所有者的財(cái)產(chǎn)。