我們研制開(kāi)發(fā)了基于光纖的激光測(cè)距校正系統(tǒng)。在該校正系統(tǒng)中,利用光纖模擬室外基線,使用全站儀對(duì)光纖光程進(jìn)行測(cè)量,其測(cè)量結(jié)果和光纖實(shí)際光程進(jìn)行比較,從而達(dá)到檢定和校正的目的。
為了得到被測(cè)光纖基線的實(shí)際光程,需要對(duì)光纖的光程長(zhǎng)度進(jìn)行精確測(cè)量。現(xiàn)有的光纖長(zhǎng)度測(cè)量方法有光時(shí)域反射(OTDR)、光頻域反射(OFDR)、干涉法、脈沖法,相位法等。其中相位法測(cè)量范圍較大、精度高,能夠很好地滿(mǎn)足光纖基線的測(cè)量要求。因而,我們利用FPGA、直接數(shù)字合成(DDS)、數(shù)字鑒相等技術(shù),設(shè)計(jì)和實(shí)現(xiàn)了基于相位法的電路測(cè)量系統(tǒng),用于光纖光程的測(cè)量。該測(cè)量系統(tǒng)具有比全站儀更高的測(cè)量精度,從而對(duì)光纖基線的實(shí)際光程進(jìn)行標(biāo)定,以其標(biāo)定長(zhǎng)度與全站儀測(cè)量結(jié)果進(jìn)行比較,完成全站儀的校正。
1 相位法測(cè)量的基本原理
相位法激光測(cè)量技術(shù)利用光調(diào)制信號(hào)在發(fā)射端和接收端之間的相位差來(lái)實(shí)現(xiàn)對(duì)被測(cè)目標(biāo)距離量或長(zhǎng)度量的測(cè)量。
利用相位法測(cè)量光纖光程如圖1所示,一段光程為的光纖,其輸入輸出端分別為A、B,在A端輸入經(jīng)調(diào)制的光信號(hào),在光纖中傳輸后在B點(diǎn)輸出。設(shè)調(diào)制信號(hào)在A的相位為φ0,在B點(diǎn)的相位為φ1,那么通過(guò)檢測(cè)兩端之間的相位差φ=φ1-φ0,可得到L值。
?
設(shè)光調(diào)制信號(hào)的頻率為f,光速為v,則信號(hào)波長(zhǎng)λ=v/f,那么
?
。
調(diào)制信號(hào)可認(rèn)為是相位法測(cè)量的度量標(biāo)尺,稱(chēng)之為“測(cè)尺”。測(cè)尺頻率越大,測(cè)量精度越高。由于測(cè)尺信號(hào)的周期重復(fù)性,使用一把測(cè)尺不能實(shí)現(xiàn)長(zhǎng)度的準(zhǔn)確測(cè)量。因而使用一組(兩個(gè)或以上)測(cè)尺一起對(duì)三進(jìn)行測(cè)量,可同時(shí)保證測(cè)量的精度和范圍,得到準(zhǔn)確測(cè)量值。
2 相位法測(cè)量的電路實(shí)現(xiàn)
2.1 電路實(shí)現(xiàn)方案
利用相位法對(duì)光纖光程進(jìn)行測(cè)量的電路框圖如圖2所示。
?
在該系統(tǒng)中,上位機(jī)PC接收用戶(hù)的測(cè)量指令,通過(guò)USB接口發(fā)送到下位系統(tǒng)的FPGA中,F(xiàn)PGA對(duì)指令進(jìn)行解析,控制頻率信號(hào)產(chǎn)生電路產(chǎn)生主振信號(hào)和本振信號(hào)。
主振信號(hào)通過(guò)調(diào)制器對(duì)光源發(fā)出的光進(jìn)行調(diào)制,調(diào)制光在被測(cè)光纖中傳輸后由光電轉(zhuǎn)換器得到測(cè)量信號(hào)。原主振信號(hào)作為參考信號(hào)與測(cè)量信號(hào)分別和本振信號(hào)進(jìn)行混頻,然后經(jīng)信號(hào)整形后送入FPGA進(jìn)行鑒相得到兩者相位差,該相位差包含了被測(cè)光纖的長(zhǎng)度信息。FPGA通過(guò)相位差計(jì)算得到光纖光程,然后通過(guò)USB接口發(fā)送到上位機(jī)PC,顯示給用戶(hù)。實(shí)際測(cè)量中,按照以上流程,依次產(chǎn)生兩組不同頻率的測(cè)量信號(hào),實(shí)現(xiàn)對(duì)光纖光程的準(zhǔn)確測(cè)量。
2.2 系統(tǒng)關(guān)鍵技術(shù)的實(shí)現(xiàn)
2.2.1 FPGA單元的實(shí)現(xiàn)
FPGA單元使用Altcra DE2開(kāi)發(fā)板實(shí)現(xiàn),構(gòu)建SOPC系統(tǒng),調(diào)用開(kāi)發(fā)板中USB組件實(shí)現(xiàn)與上位機(jī)的數(shù)據(jù)交互,利用NIOS II處理器進(jìn)行信息處理、指令解析和測(cè)量計(jì)算。
同時(shí)使用Verilog HDL語(yǔ)言編寫(xiě)頻率信號(hào)控制模塊和鑒相模塊。前者用于對(duì)頻率信號(hào)產(chǎn)生電路進(jìn)行控制,后者對(duì)測(cè)量后的信號(hào)進(jìn)行相位差檢測(cè)。其實(shí)現(xiàn)框圖如圖3所示。
?
評(píng)論
查看更多