什么是邊界掃描？JTAG邊界掃描測試方案介紹

1. 什么是邊界掃描？

提到邊界掃描，就不得不提JTAG，因?yàn)檫吔鐠呙枋荍TAG接口的功能之一。

JTAG，是Joint Test Action Group的簡稱，即聯(lián)合測試行為小組。

JTAG，對于電子行業(yè)的工程師們來說再熟悉不過了，無論是搞單片機(jī)、ARM開發(fā)，還是FPGA、DSP開發(fā)，都離不開這個接口，它不僅可以進(jìn)行程序下載，還能在線調(diào)試Debug，簡簡單單幾根線就完成了如此強(qiáng)大的功能，大大的提高了開發(fā)效率。

但是，你知道嗎？JTAG協(xié)議的設(shè)計(jì)初衷， 并不是用來下載程序的 。

JTAG中的'T'，是Test的縮寫，沒錯！JTAG接口被設(shè)計(jì)之初，就是用來測試的！

上世紀(jì)90年代，集成電路、芯片設(shè)計(jì)產(chǎn)業(yè)開始迅速發(fā)展，同時，也面臨著諸多問題：芯片管腳和晶圓之間的連接如何確定是正常的？芯片管腳之間是沒有短路的？芯片被焊接到PCB板上之后，如何保證焊接是良好的，沒有短路、開路？芯片外圍的電路和與之互聯(lián)的芯片是正常的呢？尤其是一些BGA封裝的芯片，無法使用探針等方式來直接測量芯片的管腳。

面對這些問題，Philips、TI等半導(dǎo)體廠商在1985年成立了聯(lián)合測試行動小組 ，即JTAG，用來解決這些問題。

盡管人們認(rèn)為 IEEE 1149.1 標(biāo)準(zhǔn)實(shí)際上就是JTAG，不過該標(biāo)準(zhǔn)的官方稱謂是“ 標(biāo)準(zhǔn)測試訪問端口與邊界掃描架構(gòu) (Standard Test Access Port and Boundary-Scan Architecture) ”。它定義了利用邊界掃描檢測 PC 電路板的檢測訪問端口 (TAP) 等。

JTAG協(xié)議發(fā)展到現(xiàn)在，目前主要有三個典型應(yīng)用：

• 程序下載。即目前最常用的一個功能，它可以把用戶程序下載到芯片內(nèi)部的Flash中。
• 程序調(diào)試。即實(shí)時監(jiān)控程序的運(yùn)動狀態(tài)，并且可以通過加入斷點(diǎn)的方式來實(shí)時調(diào)試程序。
• 邊界掃描。即Boundary-scan，也就是JTAG設(shè)計(jì)的初衷，主要用于芯片本身和PCB電路板的硬件測試。

2. JTAG硬件接口

JTAG協(xié)議工作的基本邏輯全依賴內(nèi)部的TAP控制器（Test Access Port），其實(shí)就是一個狀態(tài)機(jī)，通過TMS信號來切換不同的狀態(tài)。

標(biāo)準(zhǔn)的JTAG接口最少需要4個引腳，即：TCK、TDI、TDO和TMS，在IEEE1149.1標(biāo)準(zhǔn)中，TRST信號是可選的。

下面是每個信號的定義和功能：

• Test Clock Input (TCK)
  TCK 為 TAP 的操作提供了一個獨(dú)立的、基本的時鐘信號，TAP 的所有操作都是通過這個時鐘信號來驅(qū)動的。TCK 在 IEEE 1149.1 標(biāo)準(zhǔn)里是強(qiáng)制要求的。
• Test Mode Selection Input (TMS)
  TMS 信號用來控制 TAP 狀態(tài)機(jī)的轉(zhuǎn)換。通過 TMS 信號，可以控制 TAP 在不同的狀態(tài)間相互轉(zhuǎn)換。TMS 信號在 TCK 的上升沿有效。TMS 在 IEEE 1149.1 標(biāo)準(zhǔn)里是強(qiáng)制要求的。
• **Test Data Input (TDI) **
  TDI 是數(shù)據(jù)輸入的接口。所有要輸入到特定寄存器的數(shù)據(jù)都是通過 TDI 接口一位一位串行輸入的（由 TCK 驅(qū)動）。TDI 在 IEEE 1149.1 標(biāo)準(zhǔn)里是強(qiáng)制要求的。
• **Test Data Output (TDO)
  **TDO 是數(shù)據(jù)輸出的接口。所有要從特定的寄存器中輸出的數(shù)據(jù)都是通過 TDO 接口一位一位串行輸出的（由 TCK 驅(qū)動）。TDO 在 IEEE 1149.1 標(biāo)準(zhǔn)里是強(qiáng)制要求的。
• **Test Reset Input (TRST) **
  TRST可以用來對TAP Controller進(jìn)行復(fù)位（初始化）。不過這個信號接口在IEEE 1149.1標(biāo)準(zhǔn)里是可選的，并不是強(qiáng)制要求的。因?yàn)橥ㄟ^ TMS 也可以對 TAP Controller 進(jìn)行復(fù)位（初始化）。

以Jlink的JTAG接口為例，可以看到標(biāo)準(zhǔn)的4個JTAG管腳：

以下是JTAG接口的使用示意：

每個管腳都有一個邊界掃描寄存器單元，在時鐘的驅(qū)動下，每個管腳的信號在寄存器單元之間依次流動，從而實(shí)現(xiàn)每個管腳狀態(tài)的控制和讀取。

3. 邊界掃描相關(guān)的軟硬件

理論上只要支持JTAG協(xié)議的調(diào)試器、下載器，都可以用來進(jìn)行邊界掃描測試，不過可能需要開發(fā)相對應(yīng)的上位機(jī)軟件。

本文介紹常見的兩款邊界掃描測試方案。

• JLink + TopJTAG Probe

TopJTAG是一款非常簡潔、實(shí)用的邊界掃描測試軟件，支持多種調(diào)試器，比如最常用的JLink、USB-Blaster等等。我會在后面的文章單獨(dú)介紹這款軟件配合Jlink來進(jìn)行邊界掃描測試。

• X-JTAG

一套非常專業(yè)的邊界掃描方案，研發(fā)公司位于英國劍橋，包括調(diào)試器和上位機(jī)，功能極其強(qiáng)大，當(dāng)然售價也不菲！廣泛應(yīng)用于航天、汽車、國防、醫(yī)療、通信等專業(yè)領(lǐng)域。

5. 總結(jié)

對了，開頭介紹的那款板卡，我使用邊界掃描獲取到的管腳定義如下：

####################################################################
#  Copyright(C), 2010-2023, https://blog.csdn.net/whik1194
#  ModuleName : top.xdc 
#  Date       : 2023-03-04
#  Time       : 23:55:00
#  Author     : whik1194
#  Function   : Pin constraint
#  Version    : v1.0
#       Version | Modify
#       ----------------------------------
#        v1.0    first version
####################################################################

set_property PACKAGE_PIN AA10 [get_ports gclk_p]
set_property PACKAGE_PIN D9 [get_ports greset]
set_property PACKAGE_PIN D8 [get_ports key]
set_property PACKAGE_PIN G20 [get_ports led1]
set_property PACKAGE_PIN H19 [get_ports led2]
set_property PACKAGE_PIN E20 [get_ports led3]
set_property PACKAGE_PIN F19 [get_ports led4]

set_property PACKAGE_PIN F8 [get_ports uart_rxd]
set_property PACKAGE_PIN F9 [get_ports uart_txd]
set_property PACKAGE_PIN G14 [get_ports can_rx]
set_property PACKAGE_PIN H14 [get_ports can_tx]

set_property IOSTANDARD DIFF_SSTL12 [get_ports gclk_p]
set_property IOSTANDARD DIFF_SSTL12 [get_ports gclk_n]
set_property IOSTANDARD LVCMOS33 [get_ports greset]
set_property IOSTANDARD LVCMOS25 [get_ports led1]
set_property IOSTANDARD LVCMOS25 [get_ports led2]
set_property IOSTANDARD LVCMOS25 [get_ports led3]
set_property IOSTANDARD LVCMOS25 [get_ports led4]
set_property IOSTANDARD LVCMOS33 [get_ports key]
set_property IOSTANDARD LVCMOS33 [get_ports uart_rxd]
set_property IOSTANDARD LVCMOS33 [get_ports uart_txd]
set_property IOSTANDARD LVCMOS33 [get_ports can_rx]
set_property IOSTANDARD LVCMOS33 [get_ports can_tx]

#QSPI 

set_property BITSTREAM.GENERAL.COMPRESS TRUE [current_design]
set_property BITSTREAM.CONFIG.CONFIGRATE 50 [current_design]
set_property BITSTREAM.CONFIG.SPI_BUSWIDTH 4 [current_design]