從仿真器的角度對(duì)Verilog語言的語法規(guī)則進(jìn)行解讀

?

?

要想深入理解Verilog就必須正視Verilog語言同時(shí)具備硬件特性和軟件特性。在當(dāng)下的教學(xué)過程中，教師和教材都過于強(qiáng)調(diào)Verilog語言的硬件特性和可綜合特性。將Verilog語言的行為級(jí)語法只作為語法設(shè)定來介紹，忽略了Verilog語言的軟件特性和仿真特性。使得初學(xué)者無法理解Verilog語言在行為級(jí)語法（過程塊、賦值和延遲）背后隱藏的設(shè)計(jì)思想。本文嘗試從仿真器的角度對(duì)Verilog語言的語法規(guī)則進(jìn)行一番解讀。

• 綜合工具讀入源文件，通過綜合算法將設(shè)計(jì)轉(zhuǎn)化為網(wǎng)表，比如DC。能夠綜合的特性要求Verilog語言能夠描述信號(hào)的各種狀態(tài)（0,1,x,z）、信號(hào)和模塊的連接（例化）以及模塊的邏輯（賦值以及各種運(yùn)算符）。
• 仿真器讀入源文件，生成一個(gè)可執(zhí)行程序用于仿真硬件的行為，比如VCS。能夠仿真的特性要求Verilog語言又具有軟件特性，對(duì)每一條語句的執(zhí)行語義和順序給出定義（延遲語句）。同時(shí)，軟件特性使得Verilog語言更加靈活，具備了豐富的行為級(jí)仿真能力（條件分支、循環(huán)等）。

?

?

?

?

always @ (posedge clk) begin
    q <= d;
end

經(jīng)過仿真器的轉(zhuǎn)換就變成為如下的響應(yīng)函數(shù)：

function always_block1 :
    q = d;

?

?

a = b;  // 阻塞賦值
a <= b; // 非阻塞賦值

always @(a, b, c) begin : add_mux1
    t = a + b;
    d = t * c;
end

上述代碼轉(zhuǎn)化后的事件響應(yīng)函數(shù)為

function add_mux1 :
    t = a + b;
    d = t * c;

always @(a, b, c) begin : add_mux2
    t <= a + b;
    d <= t * c;
end

上述代碼轉(zhuǎn)化后的事件響應(yīng)函數(shù)為

function add_mux2 :
    t_update = a + b;
    d_update = t * c;
    t = t_update;
    d = d_update;

當(dāng)阻塞賦值和非阻塞賦值混合的時(shí)候，也遵循同樣的規(guī)則。例如

always @(a, b, c) begin : add_mux3
    t <= a + b;
    d = t * c;
end

上述代碼轉(zhuǎn)化后的事件響應(yīng)函數(shù)為

function add_mux3 :
    t_update = a + b;
    d = t * c;
    t = t_update;

?

#3 a = b; //延遲語句在賦值語句之間
a = #3 b; //延遲語句在賦值語句內(nèi)部

always @(a, b, c) begin : add_mux4
    t <= a + b;
    #1 d = t * c;
end

上述代碼轉(zhuǎn)化后的事件響應(yīng)函數(shù)為

function add_mux4_1 :
    t_update = a + b;
    t = t_update;
    addEvent( curr_time + 1, add_mux4_2 );

function add_mux4_2 :
    d = t * c;

Verilog文件中的1個(gè)過程塊被轉(zhuǎn)換為兩個(gè)函數(shù)。第一個(gè)函數(shù)add_mux4_1對(duì)應(yīng)于延遲語句之前的部分，第二個(gè)函數(shù)add_mux4_2對(duì)應(yīng)于延遲語句之后的部分。

add_event是本文定義的一個(gè)原語，表示向事件隊(duì)列中添加一個(gè)事件。第一個(gè)參數(shù)表示事件響應(yīng)的時(shí)間，第二個(gè)參數(shù)表示響應(yīng)事件需要調(diào)用的事件響應(yīng)函數(shù)。從第三個(gè)參數(shù)開始，之后的參數(shù)會(huì)作為事件響應(yīng)函數(shù)的參數(shù)，傳遞給事件響應(yīng)函數(shù)。

add_event( curr_time + 1,?add_mux4_2?)表示在當(dāng)前時(shí)間（curr_time）后1個(gè)時(shí)間單位的時(shí)候響應(yīng)這個(gè)事件。事件需要調(diào)用add_mux4_2函數(shù)。響應(yīng)函數(shù)不需要額外的參數(shù)。在調(diào)用add_mux4_2時(shí)，信號(hào)t已經(jīng)完成更新。

在賦值語句中間的延遲語句將評(píng)估和更新階段分割到兩個(gè)時(shí)刻進(jìn)行。評(píng)估過程仍然在語句執(zhí)行的時(shí)候進(jìn)行，但是更新過程延后到延遲語句指定的時(shí)刻進(jìn)行。延遲語句是否阻塞過程塊的執(zhí)行，取決于賦值語句本身。如果是阻塞賦值語句，賦值語句中間的延遲語句會(huì)阻塞過程塊的執(zhí)行；如果是非阻塞賦值，延遲語句不會(huì)阻塞過程塊的執(zhí)行。例如

always @(a, b, c) begin : add_mux5
    t <= #1 a + b;
    d = #2 t * c;
end

上述代碼轉(zhuǎn)化后的事件響應(yīng)函數(shù)為

function add_mux5_1:
    t_update = a + b; // 1
    d_update = t * c; // 2
    addEvent( curr_time + 1, update_t, t_update );
    addEvent( curr_time + 2, add_mux5_2, d_update );

function update_t( t_update ) :
    t = t_update; // 3

function add_mux5_2( d_update ) :
    d = d_update; // 4

module test;
    reg x,y,z;
    assign #25 a = 1;
    always begin
        #20;
        x = #10 a;
        #3 y = a;
        #3 z = a;
        #7;
    end
endmodule

經(jīng)過仿真器的轉(zhuǎn)換，上面的Verilog語句會(huì)形成如下的事件響應(yīng)函數(shù)。

function assign1 :
    a = 1;

function always1_1 :
    addEvent( curr_time + 20, always1_2 );

function always1_2 :
    x_update = a;
    addEvent( curr_time + 10, always1_3, x_update );

function always1_3( x_update ) :
    x = x_update;
    addEvent( curr_time + 3, always1_4 );

function always1_4 :
    y = a;
    addEvent( curr_time + 3, always1_5 );

function always1_5 :
    z = a;
    addEvent( curr_time + 7, always1_6 );

function always1_6 :
    addEvent( curr_time + delta, always1_1 );

在仿真開始時(shí)候，首先向事件隊(duì)列中添加兩個(gè)事件，分別是在0+25時(shí)刻調(diào)用assign1，以及在0+0時(shí)刻調(diào)用always1_1。事件響應(yīng)過程如圖4所示。always過程塊被延遲語句分割成了6個(gè)響應(yīng)函數(shù)。每個(gè)部分都向事件隊(duì)列添加能夠觸發(fā)下一個(gè)響應(yīng)函數(shù)的事件。信號(hào)x的第1次評(píng)估發(fā)生在20時(shí)刻，而第1次更新發(fā)生在30時(shí)刻，所以信號(hào)x的第一次賦值仍為X。直到第2次評(píng)估時(shí)（63時(shí)刻）才能獲得有效的信號(hào)1，并且在73時(shí)刻更新給信號(hào)x。

?

需要說明的是，雖然本文提供了一種思路能夠比較輕松地理解行為級(jí)描述的執(zhí)行過程，但是仍然不建議大家在過程塊中混用阻塞賦值和非阻塞賦值?；煊觅x值語句是危險(xiǎn)的。

?

前面介紹的側(cè)重于過程塊。對(duì)于Assign賦值語句，原理其實(shí)是也一樣的。例如

assign a = #5 b & c;

這條assign語句同樣可以看做一個(gè)事件響應(yīng)函數(shù)。這個(gè)函數(shù)綁定的事件是信號(hào)b或信號(hào)c發(fā)生變化。延遲語句的效果也是一樣的。延遲語句將評(píng)估和更新過程分開。當(dāng)信號(hào)b或信號(hào)c發(fā)生變化時(shí)進(jìn)行評(píng)估，并在事件隊(duì)列中添加一個(gè)新的更新事件。5個(gè)時(shí)間單位之后，響應(yīng)更新事件，將評(píng)估的值更新給信號(hào)a。

轉(zhuǎn)換后的事件響應(yīng)函數(shù)如下。

function assign1:
    a_update = b & c;
    addEvent( curr_time + 5, update_a, a_update );

function update_a( a_update ) :
    a = a_update;

?

?

?

?

?

作者簡(jiǎn)介

?

?

?

審核編輯 ：李倩