嗨，有沒有人知道可以在Spartan6中實(shí)現(xiàn)的SD SDI音頻嵌入解決方案的參考設(shè)計(jì)或IP核（免費(fèi)或付費(fèi)）？我見過XAPP1014提供了非常好的參考設(shè)計(jì)，但對于SD數(shù)據(jù)速率，它只有一個(gè)音頻去嵌入器而
2019-07-29 08:22:28
。他們有共同點(diǎn)。當(dāng)SPARTAN6復(fù)位時(shí)，輸入SPI時(shí)鐘和MOSI信號如預(yù)期。通過示波器觀察SPI信號。當(dāng)只在FPGA上配置SPI模塊時(shí)，SPI時(shí)鐘和MOSI信號仍然如預(yù)期的那樣。當(dāng)更多模塊添加到從
2019-08-09 09:07:29
我正在編寫自己的代碼用于我的Spartan6 FPGA的JTAG配置。但是，我無法讓它發(fā)揮作用。出于調(diào)試目的，我想嘗試讀取配置寄存器（例如STAT，IDCODE），但也不能這樣做。這是我粗略
2019-05-24 13:14:10
我正在為使用Spartan-6 LX45T的XMC卡開發(fā)硬件。我對VHDL的總體經(jīng)驗(yàn)很少，所以我所做的就是在將硬件交給外部開發(fā)人員之前對PCIe鏈接進(jìn)行限定。我使用ISE 14.7生成PCIe核心
2020-04-15 07:32:57
大家好，我設(shè)計(jì)了一個(gè)紅外線凸輪。我使用Spartan6 fpga來控制相機(jī)操作。完成設(shè)計(jì)后，當(dāng)用戶打開相機(jī)電源時(shí)，閃存中的數(shù)據(jù)必須啟動(dòng)fpga。對于啟動(dòng)操作，我是使用微控制器還是cpld進(jìn)行啟動(dòng)操作
2019-05-31 12:05:10
？ Spartan6是否包含基板高性能電容器，如Virtex5和6？具有推薦的旁路上限值的其他人的經(jīng)驗(yàn)是什么？謝謝！以上來自于谷歌翻譯以下為原文We're laying outa Spartan 6
2019-05-29 07:36:22
我正在測試spartan6上的serdes，我無法通過32位寬的數(shù)據(jù)傳遞結(jié)果。我的電路使用8位和16位寬數(shù)據(jù)。在一個(gè)范圍內(nèi)，我可以看到看起來移位或不一致的東西以32位寬的IO數(shù)據(jù)輸出接收器輸出
2019-07-24 08:17:30
嗨，我正在使用spartan6 LX100 676。目前我的利用率是8％，所有引腳分配，2 pll使用，2 mcb（DDR2-240Mhz DDR）。大多數(shù)數(shù)字引腳工作在80Mhz頻率。運(yùn)行
2019-05-30 09:48:02
嗨，我是學(xué)生我研究了如何在SPARTAN6中設(shè)計(jì)部分重新配置好幾個(gè)月，但仍然不知道如何使用它。有我的知識： - 通過planAhead實(shí)施設(shè)計(jì)PlanAhead的部分重新配置設(shè)計(jì)。 （我
2019-02-22 08:22:33
必要的）。我在這個(gè)論壇中發(fā)現(xiàn)，在spartan 6中轉(zhuǎn)發(fā)時(shí)鐘的最佳方法是使用ODDR2緩沖器，D0 = 1且D1 = 0 DDR_ALIGNMENT = 0來鎖定時(shí)鐘到輸出，所以我做了。我的內(nèi)部時(shí)鐘由
2019-03-22 08:21:45
[size=+0]簡單介紹[size=+0]E9 是一款面向教學(xué)實(shí)驗(yàn)和工程師入門的高性價(jià)比FPGA 學(xué)習(xí)平臺，采用XILINX的Spartan6系列FPGA，豐富的外圍接口和用戶擴(kuò)展IO。平臺采用
2012-06-09 11:21:53
管理層想知道，例如，如果我的目標(biāo)是Spartan6，我將擁有多少資源利用率？我知道這不容易解決，因?yàn)樗Q于幾個(gè)因素，例如我使用多少并行進(jìn)程和其他因素;但是如果有的話，我可以快速了解一下這會很棒嗎？謝謝
2019-03-26 06:42:03
`Spartan6 LX16/RTL8201 百兆網(wǎng)/DDR3/Cypress68013 USB2.0/RM3/PMOD/RS232/UARTSpartan6 LX16/RTL8201 百兆網(wǎng)
2014-04-10 13:54:35
我用xilinx spartan6做一個(gè)攝像頭顯示的東西，發(fā)現(xiàn)一個(gè)奇怪的現(xiàn)象，如果設(shè)置cdc文件，用chipscope去測量FV場信號，LV行信號的話，就顯示正常，如果取消cdc文件，則顯示是扭曲
2014-03-06 15:34:13
Spartan6 SRIO，clk pad是浮動(dòng)的，有沒有辦法使用SRIO
2019-08-01 08:59:05
大家好，我正在使用Spartan 6 FPGA，我嘗試生成LVDS差分時(shí)鐘來為ADC提供時(shí)鐘。我使用SP601評估板，并在FMC連接器的一對引腳上發(fā)送差分信號。這個(gè)時(shí)鐘工作頻率高達(dá)650Mhz，但我
2019-08-09 09:34:19
嗨，我是這個(gè)論壇的新人。我有一點(diǎn)關(guān)于fifo_generator_v9_2的問題，當(dāng)我嘗試為spartan6生成一個(gè)fifo ip_core時(shí)，控制臺上會出現(xiàn)以下警告：警告：sim - 組件
2019-11-11 16:28:27
- RAMB16BWER類型的實(shí)例'xRAMR / RAMB16BWER_inst'上的SIM_DEVICE值已從'SPARTAN3ADSP'更改為'SPARTAN6'，以更正此原語的后ngdbuild
2019-08-05 08:28:52
親愛的每個(gè)人， 我用Spartan6 LX15作為MIPI-CSI2發(fā)射器構(gòu)建了一塊電路板，該電路完全基于XAPP894。我將高速IO標(biāo)準(zhǔn)設(shè)置為DIFF_HSTL_I_18，將低功耗IO標(biāo)準(zhǔn)設(shè)置為
2019-08-07 09:12:51
啟動(dòng)映像） ，然后通過禁用BitG??en選項(xiàng)中的多引導(dǎo)功能生成多引導(dǎo)位。順便說一下，我使用的閃存是8M位SPI閃存（來自atmel）。IPROG cmds是spartan6配置數(shù)據(jù)表的100％，G3
2019-07-19 09:12:14
嗨，我在我的定制板上使用Spartan-6XC6SLX150-3FGG900I。我正在將一個(gè)外部時(shí)鐘（24MHz，3.3Vpp）從波形發(fā)生器饋送到FPGA上的AB2引腳（GCLK25），并嘗試將其
2019-08-01 09:26:35
我正在使用spartan6 gtp收發(fā)器向?qū)?。但沒有外部時(shí)鐘。相反，我使用時(shí)鐘向?qū)褂?00 M振蕩器生成所需的速率。我嘗試使用chipcope測試示例設(shè)計(jì)，但錯(cuò)誤計(jì)數(shù)信號正在增加gradullay。誰能幫幫我嗎？
2019-08-06 10:47:32
嗨，我正在使用spartan6 LX100 fg676。使用pll的時(shí)鐘輸出的正確方法是什么，它應(yīng)該驅(qū)動(dòng)內(nèi)部邏輯并從fpga輸出？目前我正在將PLL_adv的輸出CLKOUT2連接到驅(qū)動(dòng)內(nèi)部邏輯
2019-08-09 08:15:20
全新Xilinx Spartan6 Nexys3 開發(fā)板轉(zhuǎn)讓！從未使用！950包郵~需要的聯(lián)系我。
2014-01-01 17:20:18
我想知道Spartan6中外部振蕩器的要求。有關(guān)頻率穩(wěn)定性的要求等等。我已經(jīng)檢查了Spartan6的數(shù)據(jù)表，但我沒有找到詳細(xì)和具體的標(biāo)準(zhǔn)以上來自于谷歌翻譯以下為原文I want to know
2019-05-10 14:31:23
給大家分享一下關(guān)于Spartan6板子的使用心得。
2021-04-30 07:03:13
求大神分享一些關(guān)于spartan6套件試用心得
2021-04-15 06:42:05
大家好，對于通用I / O（不是GTxx收發(fā)器或內(nèi)存控制器），在Spartan6上使用內(nèi)部終端是否需要特殊連接或外部組件？ （即GND或Vcco的電阻）？到目前為止我發(fā)現(xiàn)的只有： - 方便
2019-06-04 15:21:12
我嘗試使用“clockin向?qū)А痹?b class="flag-6" style="color: red">Spartan6中使用PLL我們可以指定的2個(gè)參數(shù)是輸入和輸出抖動(dòng)。但是與構(gòu)建PLL的常用參數(shù)有什么關(guān)系：1）輸入捕獲范圍，定義輸入頻率的窗口：是輸入抖動(dòng)嗎？2
2019-06-06 11:14:34
spartan6是不支持一個(gè)BANK連接兩個(gè)DDR2的，這是因?yàn)镈DR2是硬核，延遲都是固定的，為了幫助那些不小心把SP6當(dāng)成V5系列的誤把一個(gè)BANK連接2個(gè)或者多個(gè)DDR2的朋友們，同時(shí)在12.9月份
2015-03-16 20:21:26
如何使用spartan6芯片驅(qū)動(dòng)TFT顯示屏？如何使用xlinx軟件編程？
2016-12-21 16:23:22
嗨，大家好 我知道如何使用RTL代碼回讀SPARTAN6器件的器件，通過實(shí)例化DNA_PORT很容易實(shí)現(xiàn)。 但是在SPARTAN3E中，沒有這種原始來源。 劑量SPARTAN3E無法回讀設(shè)備ID
2019-07-10 08:40:32
帶有Spartan6的新電路板將使用SPI閃存Spansion S25FL19P（扇區(qū)為64kB）。此SPI閃存列為與Impact兼容。唉沒有描述連接模式。它可以在簡單的1數(shù)據(jù)線輸出中工作嗎？它會
2019-07-24 13:48:52
我是FPGA和Mojo的新手。我想要做的是從mojo產(chǎn)生一個(gè)20 MHz的時(shí)鐘頻率，并通過I / O引腳輸出，并將該信號饋送到函數(shù)發(fā)生器。我在時(shí)鐘上查看了Spartan-6文檔，但我覺得這有點(diǎn)重。在線有關(guān)于如何做的其他資源嗎？最好的方法是什么？
2019-08-12 09:07:02
嗨人。任何人都可以推薦一個(gè)良好的插件模塊，為Spartan3,3A或Spartan6提供良好的支持和可用性。我們想要替換XC3S4000上目前過時(shí)的主板。所以主要要求是： - 兼容Spartan
2019-08-23 06:13:35
我將在spartan6 LX150T Bank2中設(shè)計(jì)lvds接口，將有15對lvds信號。和其他信號（約90個(gè)信號）將被用于單個(gè)信號?？赡軉?？我如何設(shè)置bank2？如果你知道這個(gè)方法，請告訴我
2019-07-25 13:41:58
親愛的專家 我嘗試通過GTP（S6）/ GTX（V6）在SP605（Spartan6）和ML605（Virtex6）之間建立通信， 我想連接兩個(gè)主板的SFPlight模塊，并且定義極光協(xié)議，但我
2019-07-31 10:37:43
誰能告訴我如何給FPGA SPARTAN6套件提供128位輸入？我們?nèi)绾闻渲盟ㄟ^16個(gè)開關(guān)接受128位輸入？以上來自于谷歌翻譯以下為原文can anyone tell me how to give
2019-07-22 08:33:05
你好先生：我有一個(gè)關(guān)于Spartan-6時(shí)鐘I / O引腳的問題，數(shù)據(jù)表“UG382第24頁”就是說“P和N輸入遵循與時(shí)鐘輸入引腳上的標(biāo)準(zhǔn)輸入相同的配置”，但我不知道其含義這個(gè)描述。我想這意味著
2019-07-15 14:04:11
你好，當(dāng)我使用時(shí)鐘向?qū)刹煌?b class="flag-6" style="color: red">時(shí)鐘時(shí)，我生成的時(shí)鐘頻率不穩(wěn)定，它們會偏離頻率。我正在嘗試生成曼徹斯特編碼信號并在另一個(gè)spartan6上解碼它。問題是輸出信號（曼徹斯特信號）并不總是遵循完全相同
2019-07-03 07:22:03
大家好！我正在使用Spartan6 FPGA為高速DAC提供數(shù)據(jù)。必要的高速I / O時(shí)鐘由PLL實(shí)例完成。在我的申請中，我有兩種不同的情況：case1：我需要從80MHz參考（M = 12）產(chǎn)生
2019-07-31 10:59:14
我正在使用spartan6 MCB與DDR2建立接口。我是VHDL的新手。在我預(yù)先編寫的示例設(shè)計(jì)數(shù)據(jù)和地址中，我想修改設(shè)計(jì)以給出用戶定義的數(shù)據(jù)和地址，并且想要添加三個(gè)控制信號wr，rd
2020-03-25 07:31:23
大家好， 有沒有人知道將標(biāo)準(zhǔn)限幅正弦波振蕩器連接到Spartan6的簡單，漂亮和干凈的方法？謝謝你的幫助巴勃羅以上來自于谷歌翻譯以下為原文Hi Everybody, Does anyone know
2019-05-16 12:00:46
嗨，我正在嘗試使用spartan6塊rams作為真正的雙端口ram，數(shù)據(jù)寬度為20bits。所以實(shí)例化的宏由xilinx.i提供.Spartan-6庫指南用于HDL設(shè)計(jì)，但我無法獲取是否啟用和重置
2019-07-26 13:22:01
在我進(jìn)行數(shù)據(jù)包修改后，我嘗試更新Spartan6 CRC校驗(yàn)和失敗。這不是Virtex / E / 2 / 2P / 4/5/6/7或Spartan3E的問題，但Spartan6完全不同。我知道
2019-07-08 07:39:34
doing a design using Spartan6 LX150 FGG676 FPGA, can I ask for some reference schematic which uses the external memory? Thanks,Anna
2019-07-02 08:54:43
嗨！我正在使用Spartan6 XC6SLX9，我想編寫Flash PROM，這樣做： - 我制作了一個(gè)MCS文件：+配置單個(gè)FPGA+存儲設(shè)備：32M+ SPI PROM：M25P32 - 當(dāng)我
2020-04-26 13:45:52
; Xilinx Reference Design（見附件），該參考程序用的是KC705開發(fā)板，芯片是Kintex-7，而我買的是SDP-H1開發(fā)板，用的是Spartan6芯片。在microblaze中
2018-10-25 09:18:48
懷疑它是由ARM調(diào)試器運(yùn)行引起的JTAG引腳上的活動(dòng)，這是問題的根源。我想知道：Spartan6如何決定它應(yīng)該通過JTAG接受配置數(shù)據(jù)而不是通過SelectMap？ SelectMap配置是否會失敗，因?yàn)镴TAG活動(dòng)，即使ARM調(diào)試器沒有“尋址”FPGA？任何建議都感激不盡！
2020-06-01 07:40:34
我有一個(gè)Spartan6 LX 150T開發(fā)板。我還有一個(gè)FMC XM 105 Rev B調(diào)試卡，它連接到開發(fā)板的JX1端口。但是，我不知道FPGA上的哪些引腳映射到電路板上JX1 / JX2連接器
2019-06-20 09:30:52
大家好，我開發(fā)了DDR2內(nèi)存和高速ADC 500Mpbs（2 ADC）到Spartan6 LX25器件。我想知道銀行分配的最佳選擇，因?yàn)榻涌诙际歉咚偾倚枰?b class="flag-6" style="color: red">時(shí)鐘定時(shí)至關(guān)重要。根據(jù)MIG的推薦，DDR2
2019-07-12 06:30:06
我試圖將工作代碼從Spartan3設(shè)計(jì)移植到Spartan6設(shè)計(jì)，我遇到了一個(gè)我無法解決的問題。當(dāng)我最初在實(shí)際硬件上合成并實(shí)現(xiàn)設(shè)計(jì)時(shí)，似乎存在一個(gè)時(shí)序問題，這會阻止我的設(shè)計(jì)與主機(jī)系統(tǒng)通信。我決定
2019-11-04 09:43:55
Spartan-6中推薦的設(shè)計(jì)實(shí)踐，因?yàn)槿植季€的限制可能導(dǎo)致過度延遲，歪斜或不可路由的情況。建議僅使用BUFG資源來驅(qū)動(dòng)時(shí)鐘負(fù)載。請?zhí)貏e注意此路徑的時(shí)間和路由，以確保滿足設(shè)計(jì)目標(biāo)。這通常是一個(gè)錯(cuò)誤，但
2019-07-29 15:03:38
你好在spartan6中，發(fā)生配置錯(cuò)誤時(shí)I / O是什么？KS
2019-08-02 09:54:34
有人知道Spartan6 LXT設(shè)備中DVB-ASI TS接口的工作解決方案或應(yīng)用說明嗎？以上來自于谷歌翻譯以下為原文Does anybody know a working solution
2019-05-20 13:53:57
。 圖1 Spartixed FPGA開發(fā)套件 這款Spartixed FPGA開發(fā)板卡采用Xilinx Spartan6 LX4-144Pin芯片，邏輯資源3840LUT，內(nèi)部存儲空間216Kb，DSP Slices為8個(gè)
2017-02-08 19:55:29
358 等，它的作用是各種高速串行接口的物理層。對Spartan6系列而言，GTPA1_DUAL包含兩個(gè)GTP transceiver，或者說包含兩個(gè)通道。
2018-07-14 06:45:0017860 
Spartan6系列是一類低成本高容量的FPGA，采用45nm低功耗敷銅技術(shù)，能在功耗、性能、成本之間很好地平衡；Spartan6系列內(nèi)部采用雙寄存器、6輸入的LUT，還有一系列的內(nèi)建系統(tǒng)級模塊
2018-07-14 06:45:0030731 時(shí)鐘設(shè)施提供了一系列的低電容、低抖動(dòng)的互聯(lián)線，這些互聯(lián)線非常適合于傳輸高頻信號、最大量減小時(shí)鐘抖動(dòng)。這些連線資源可以和DCM、PLL等實(shí)現(xiàn)連接。 每一種Spartan-6芯片提供16個(gè)高速、低抖動(dòng)的全局時(shí)鐘資源用于優(yōu)化性能。
2018-07-14 07:07:006504 
最近在做Spartan6上的視頻輸出，輸出的接口是HDMI接口，要求格式是720P。
2017-02-11 11:43:502588 
《Spartan6開發(fā)中bufpll mapping error 》 最近在做Spartan6上的視頻輸出，輸出的接口是HDMI接口，要求格式是720P。
2017-02-11 11:56:042019 Spartan6芯片μC/OSII操作系統(tǒng)的可搶占、可嵌套的中斷方法的實(shí)現(xiàn)描述，并通過搭建測試平臺，由示波器輸出波形以及計(jì)數(shù)器打印信息等手段的驗(yàn)證，基于Spartan6芯片μC/OSII操作系統(tǒng)
2017-11-17 17:30:491645 
Xilinx公司出品的Spartan6系列FPGA所具有的MultiBoot特性，允許用戶在不掉電重啟的情況下，根據(jù)不同時(shí)刻的需求，有選擇地從存儲于Flash中的多個(gè)配置文件中加載其中
2018-07-13 08:01:009310 
Spartan6系列FPGA常見的配置模式有5種，該5種模式可分為3大類，1. JTAG模式（可歸為從模式）；2. 主模式；3. 從模式。主模式又劃分為master serial模式、master parallel模式，從模式分為slave serial模式、slave parallel模式兩種。
2018-03-21 11:43:004853 了解如何描述Spartan-6 FPGA中可用的基本片和I / O資源。
2019-01-04 10:32:003056 Spartan-6內(nèi)存資源
2019-01-02 08:31:001684 
了解如何描述Spartan-6 FPGA中的全局和I / O時(shí)鐘網(wǎng)絡(luò)，描述時(shí)鐘緩沖器及其與I / O資源的關(guān)系，描述Spartan-6 FPGA中的DCM功能。
2018-11-22 06:10:004862 本文檔的主要內(nèi)容詳細(xì)介紹的是spartan-6 FPGA的時(shí)鐘資源的用戶指南資料免費(fèi)下載。
2019-02-15 16:39:07
27 本文檔的主要內(nèi)容詳細(xì)介紹的是XILINX的SPARTAN6和XC6SLX45與STM32F20X的原理圖和PCB核心板資料合集免費(fèi)下載。
2021-02-22 08:00:0038 黑金Spartan6開發(fā)板的Verilog教程詳細(xì)說明
2023-10-11 18:02:451
電子發(fā)燒友App
工商網(wǎng)監(jiān)
評論