Nios II C語言至硬件加速編譯器

　　電子發(fā)燒友網(wǎng)核心提示:獲獎(jiǎng)的Nios® II 嵌入式處理器C語言至硬件（C2H）加速編譯器將對時(shí)間要求較高的ANSI C函數(shù)轉(zhuǎn)換為FPGA中的硬件加速器，從而提高了性能。

　　特性：

　　(1)ANSI/ISO C 代碼按鍵式加速

　　(2)和軟件設(shè)計(jì)流程的緊密集成

　　(3)硬件加速器和 CPU 存儲器映射的直接連接

　　(4)無縫支持指針和數(shù)組

　　(5)高效的存儲器處理延遲預(yù)知調(diào)度和流水線

　　通過增加硬件來降低功耗

　　系統(tǒng)設(shè)計(jì)經(jīng)驗(yàn)一直是認(rèn)為增加硬件會(huì)提高功耗。但是，仔細(xì)的使用硬件加速器打破了這一經(jīng)驗(yàn)：增加硬件會(huì)降低功耗。通過分析算法，在可編程邏輯中實(shí)現(xiàn)合適的加速器，您不但提升了嵌入式計(jì)算系統(tǒng)的設(shè)計(jì)性能，而且同時(shí)降低了功耗。

　　考慮這樣一個(gè)實(shí)例，嵌入式設(shè)計(jì)人員希望處理器以80 MHz執(zhí)行程序，將大計(jì)算量的算法卸載到時(shí)鐘頻率較低的硬件中。如表1所示，在實(shí)際測試中，嵌入式處理器以80 MHz運(yùn)行應(yīng)用程序代碼，5個(gè)硬件加速器以1 MHz運(yùn)行，系統(tǒng)性能提高了6倍，同時(shí)系統(tǒng)功耗降低了55％。

　　大幅度提高嵌入式軟件的性能

　　對于需要提高嵌入式應(yīng)用軟件性能的軟件工程師而言，硬件加速是最重要的一種工具。硬件加速器能夠充分發(fā)揮FPGA并行處理結(jié)構(gòu)的優(yōu)勢，與通用CPU相比，每個(gè)時(shí)鐘周期完成更多的計(jì)算，性能提高了幾個(gè)數(shù)量級。請參考表2，了解幾種常用嵌入式算法的性能和面積結(jié)果。

　　表 1 注釋：系統(tǒng)資源提高考慮了片內(nèi)資源的邏輯單元等價(jià)成本，例如乘法器和存儲器，顯示了加入加速器和緩沖之后增加的成本。這些數(shù)據(jù)表明， Nios II C2H 編譯器能夠以最小的成本和資源占用大大提升系統(tǒng)性能。

　　熟悉的軟件設(shè)計(jì)流程

　　到目前為止，還一直由手動(dòng)完成將軟件卸載給硬件加速器，只有那些擁有工具、經(jīng)驗(yàn)和時(shí)間的開發(fā)人員才能利用這一技術(shù)建立、測試寄存器傳送級 （RTL） 模塊，并集成到處理器系統(tǒng)中。而 Nios II C2H 編譯器自動(dòng)建立并集成硬件加速器，開發(fā)時(shí)間由幾星期縮短到幾分鐘。

　　如果您以前曾經(jīng)使用過基于 Eclipse 的 Nios II 集成開發(fā)環(huán)境 （IDE） ，那么采用 Nios II C2H 進(jìn)行設(shè)計(jì)將非常簡單。您所需要做的工作是：

　　分析軟件代碼，確定出現(xiàn)性能瓶頸的函數(shù)。

　　在 Nios II IDE 中高亮顯示所需的函數(shù)，右鍵單擊加速。

　　查看詳細(xì)的 C2H 編譯器報(bào)告文件，確定簡單的 C 代碼優(yōu)化。

　　進(jìn)行優(yōu)化和迭代，直到達(dá)到所需的性能。

　　迅速達(dá)到您應(yīng)用軟件的性能要求，提前發(fā)售產(chǎn)品。

　　Nios II C2H 編譯器使您能夠快速高效的在設(shè)計(jì)空間中優(yōu)化您的應(yīng)用軟件算法，僅針對軟件實(shí)現(xiàn)來提升性能。您需要做的只是右鍵單擊進(jìn)行加速。

　　訂購信息

　　您現(xiàn)在就可以訂購 Nios II C2H 編譯器。請參考表 2 的價(jià)格和訂購信息。可以下載并免費(fèi)評估Nios II 嵌入式設(shè)計(jì)套裝（EDS）。 請聯(lián)系您當(dāng)?shù)氐?Altera 銷售代表，了解詳細(xì)信息。