基于eFPGAsim的電機(jī)硬件在環(huán)測試系統(tǒng),是面向電驅(qū)HIL測試的高精度FPGA的解決方案,利用最新的eHS (Electric Hardware Solver)技術(shù)實(shí)現(xiàn),在獲得基于FPGA片上仿真
2017-08-09 10:52:212930 Block實(shí)現(xiàn)32位單精度浮點(diǎn)的卷積運(yùn)算,而針對定點(diǎn)及低精度的浮點(diǎn)運(yùn)算,則需要對硬浮點(diǎn)DSP Block進(jìn)行相應(yīng)的替換即可。
2018-07-23 09:09:457321 咬尾卷積碼的原理是尾卷積碼保證格形起始和終止于某個相同的狀態(tài)。它具有不要求傳輸任何額外比特的優(yōu)點(diǎn)。
2018-08-21 09:11:536662 ?一個卷積操作占用的內(nèi)存 2. PipeCNN可實(shí)現(xiàn)性 ??? PipeCNN論文解析:用OpenCL實(shí)現(xiàn)FPGA上的大型卷積網(wǎng)絡(luò)加速 ? ? 2.1?已實(shí)現(xiàn)的PipeCNN資源消耗 3. 實(shí)現(xiàn)大型神經(jīng)網(wǎng)絡(luò)
2022-07-10 09:24:451672 靈思All Programmable FPGA 和 SoC 實(shí)現(xiàn)高速無線電設(shè)計(jì)( Enabling High-Speed Radio Designs with Xilinx All
2017-02-10 17:10:32
本人剛?cè)腴TFPGA,不知道如何實(shí)現(xiàn)FPGA+DSP,FPGA+ARM接口設(shè)計(jì),網(wǎng)上查詢有的說FPGA+DSP可以通過EMIF,IP核實(shí)現(xiàn),FPGA+ARM可以通過SPI,有沒有具體硬件參考的?
2016-08-27 11:30:26
FPGA實(shí)現(xiàn)高速FFT處理器的設(shè)計(jì)介紹了采用Xilinx公司的Virtex - II系列FPGA設(shè)計(jì)高速FFT處理器的實(shí)現(xiàn)方法及技巧。充分利用Virtex - II芯片的硬件資源,減少復(fù)雜邏輯,采用
2012-08-12 11:49:01
請問各位大神,我想問一下用FPGA做卷積碼有什么注意的地方?
2015-04-07 12:57:40
卷積特性(卷積定理).zip
2017-10-04 11:36:30
這是一個高速硬件除法器,要求畫出此硬件的除法器的工作流程圖。說明其工作原理特別是高速原理。要求有仿真時序波形圖并說出說明在fpga上驗(yàn)證器硬件功能。
2020-12-17 09:10:03
高速移動下OFDM均衡器的FPGA實(shí)現(xiàn)
2012-08-17 10:48:23
實(shí)現(xiàn)線性卷積的原理二 實(shí)驗(yàn)內(nèi)容及要求1.對N=2048或4096點(diǎn)的離散時間信號x(n),試用Matlab語言編程分別以DFT和FFT計(jì)算N個頻率樣值X(k), 比較兩者所用時間的大小。 2.對N/2點(diǎn)
2011-12-29 21:52:49
算法的軟件實(shí)現(xiàn)方式非常低效,所以業(yè)界對GNN的硬件加速有著非常迫切的需求。我們知道傳統(tǒng)的CNN(卷積神經(jīng)網(wǎng)絡(luò)網(wǎng)絡(luò))硬件加速方案已經(jīng)有非常多的解決方案;但是,GNN的硬件加速尚未得到充分的討論和研究,在
2021-07-07 08:00:00
探索整個過程中資源利用的優(yōu)化使整個過程更加節(jié)能高效預(yù)計(jì)成果:1、在PYNQ上實(shí)現(xiàn)卷積神經(jīng)網(wǎng)絡(luò)2、對以往實(shí)現(xiàn)結(jié)構(gòu)進(jìn)行優(yōu)化3、為卷積神經(jīng)網(wǎng)絡(luò)網(wǎng)路在硬件上,特別是在FPGA實(shí)現(xiàn)提供一種優(yōu)化思路和方案
2018-12-19 11:37:22
和概率譯碼兩種。代數(shù)譯碼根據(jù)卷積碼自身的代數(shù)結(jié)構(gòu)進(jìn)行譯碼,計(jì)算簡單;概率譯碼則在計(jì)算時考慮信道的統(tǒng)計(jì)特性,計(jì)算較復(fù)雜,但糾錯效果好得多。典型的算法如:Viterbi 譯碼、序列譯碼等。隨著硬件技術(shù)的發(fā)展,概率譯碼已占統(tǒng)制地位。[此貼子已經(jīng)被作者于2008-5-30 16:09:13編輯過]
2008-05-30 16:06:52
反卷積deconvolution引起的棋盤效應(yīng)?kernel size無法被stride整除的原因?解決反卷積deconvolution存在的弊端的思路?反卷積deconvolution如何實(shí)現(xiàn)更好的采樣 ?
2020-11-04 08:08:00
處理,設(shè)計(jì)出高速高精度 且低功耗的加速方案,并完成相關(guān)仿真和FPGA平臺的驗(yàn)證,實(shí)現(xiàn)一個可以框選出圖像中行 人或其他物體位置的硬件電路。
本項(xiàng)目的系統(tǒng)框圖如圖2-1所示,首先PS端從SD卡讀取圖片并
2023-06-20 19:45:12
在數(shù)字信號處理領(lǐng)域,離散時間系統(tǒng)的輸出響應(yīng),可以直接由輸入信號與系統(tǒng)單位沖激響應(yīng)的離散卷積得到。離散卷積在電子通信領(lǐng)域應(yīng)用廣泛,是工程應(yīng)用的基礎(chǔ)。
2019-10-16 07:52:21
本帖最后由 gk320830 于 2015-3-8 21:23 編輯
開始科創(chuàng),老師給了我們一個題基于FPGA的FFT算法硬件實(shí)現(xiàn)。但是什么都不會,想找些論文看看,求相關(guān)的論文
2012-05-24 22:14:40
我們在此基礎(chǔ)上修改,從而實(shí)現(xiàn),基于FPGA的動態(tài)圖片的Sobel邊緣檢測、中值濾波、Canny算子邊緣檢測、腐蝕和膨脹等。那么這篇文章我們將來實(shí)現(xiàn)基于FPGA的Sobel邊緣檢測。圖像邊緣:簡言之,邊緣
2017-08-29 15:41:12
基于FPGA的超高速FFT硬件實(shí)現(xiàn)介紹了頻域抽取基二快速傅里葉運(yùn)算的基本原理;討論了基于FPGA達(dá)4 096點(diǎn)的大點(diǎn)數(shù)超高速FFT硬件系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)方法,當(dāng)多組大點(diǎn)數(shù)進(jìn)行FFT運(yùn)算時,利用FPGA
2009-06-14 00:19:55
FPGA 上實(shí)現(xiàn)卷積神經(jīng)網(wǎng)絡(luò) (CNN)。CNN 是一類深度神經(jīng)網(wǎng)絡(luò),在處理大規(guī)模圖像識別任務(wù)以及與機(jī)器學(xué)習(xí)類似的其他問題方面已大獲成功。在當(dāng)前案例中,針對在 FPGA 上實(shí)現(xiàn) CNN 做一個可行性研究
2019-06-19 07:24:41
求助!大佬們,問一下用FPGA實(shí)現(xiàn)卷積碼編解碼的難度。
2023-10-16 23:26:26
為了縮短卷積編碼器設(shè)計(jì)周期,使硬件設(shè)計(jì)更具靈活性,在介紹卷積編碼器原理的基礎(chǔ)上,論述了一種基于可編程邏輯器件,采用模塊化設(shè)計(jì)方法,利用VHDL硬件描述語言實(shí)現(xiàn)CDMA2000系統(tǒng)前向鏈路卷積編碼器
2019-08-27 07:41:05
現(xiàn)代信號處理技術(shù)通常都需要進(jìn)行大量高速浮點(diǎn)運(yùn)算。由于浮點(diǎn)數(shù)系統(tǒng)操作比較復(fù)雜,需要專用硬件來完成相關(guān)的操作(在浮點(diǎn)運(yùn)算中的浮點(diǎn)加法運(yùn)算幾乎占到全部運(yùn)算操作的一半以上),所以,浮點(diǎn)加法器是現(xiàn)代信號
2019-08-15 08:00:45
高速連續(xù)數(shù)據(jù)采集系統(tǒng)的背景及功能是什么?如何利用FPGA實(shí)現(xiàn)高速連續(xù)數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)?FPGA在高速連續(xù)數(shù)據(jù)采集系統(tǒng)中的應(yīng)用有哪些?
2021-04-08 06:19:37
嵌入式測試是什么?如何用FPGA技術(shù)去實(shí)現(xiàn)嵌入式設(shè)計(jì)?如何測試FPGA中的高速串行I/O?
2021-04-13 07:03:58
前言FPGA 可以實(shí)現(xiàn)高速硬件電路,如各種時鐘,PWM,高速接口,DSP計(jì)算等硬件功能。這是Cortex-M 處理器軟件無法比擬的。要實(shí)現(xiàn)FPGA 的邏輯設(shè)計(jì),對于嵌入式系統(tǒng)工程師又是比較復(fù)雜和具有
2021-12-21 06:13:49
由于卷積碼具有較好的糾錯性能,因而在通信系統(tǒng)中被廣泛使用。采用硬件描述語言VerilogHDL或VHDL和FPGA(FieldProgrammableGateArray——現(xiàn)場可編程門陣列)進(jìn)行數(shù)字通信系統(tǒng)設(shè)計(jì),可在集成度、可靠性和靈活性等方面達(dá)到比較滿意的效果。
2019-10-14 06:02:23
在IPSec協(xié)議中認(rèn)證使用SHA-1和MD5單向散列函數(shù)算法實(shí)現(xiàn),通過使用FPGA高速實(shí)現(xiàn)SHA-1消息認(rèn)證算法。
2021-04-13 06:02:01
卷積層實(shí)現(xiàn)在上一篇文章中,我解釋了卷積層是對圖像的過濾過程,但是并沒有解釋輸入輸出通道如何處理,過濾時圖像的邊緣處理等。由于本文旨在實(shí)現(xiàn)層面的理解,因此我將詳細(xì)介紹這些要點(diǎn)。處理 I/O 通道在圖像
2023-02-24 15:41:16
本文通過對長BCH碼優(yōu)化方法的研究與討論,針對標(biāo)準(zhǔn)中二進(jìn)制BCH碼的特性,設(shè)計(jì)了實(shí)現(xiàn)該譯碼器的FPGA硬件結(jié)構(gòu)。
2021-06-15 09:23:27
本文給出了基于FPGA高速數(shù)據(jù)采集系統(tǒng)中的輸入輸出接口的實(shí)現(xiàn),介紹了高速傳輸系統(tǒng)中RocketIO設(shè)計(jì)以及LVDS接口、LVPECL接口電路結(jié)構(gòu)及連接方式,并在我們設(shè)計(jì)的高速數(shù)傳系統(tǒng)中得到應(yīng)用。
2021-04-29 06:04:42
結(jié)合高速嵌入式數(shù)據(jù)采集系統(tǒng),提出一種基于CvcloneⅢ FPGA實(shí)現(xiàn)的異步FIFO和鎖相環(huán)(PLL)結(jié)構(gòu)來實(shí)現(xiàn)高速緩存,該結(jié)構(gòu)可成倍提高數(shù)據(jù)流通速率,增加數(shù)據(jù)采集系統(tǒng)的實(shí)時性。采用FPGA設(shè)計(jì)高速緩存,能針對外部硬件系統(tǒng)的改變,通過修改片內(nèi)程序以應(yīng)用于不同的硬件環(huán)境。
2021-04-30 06:19:52
y(n) =x(n)* h(n)上式的運(yùn)算關(guān)系稱為卷積運(yùn)算,式中 代表兩個序列卷積運(yùn)算。兩個序列的卷積是一個序列與另一個序列反褶后逐次移位乘積之和,故稱為離散卷積,也稱兩序列的線性卷積。其計(jì)算的過程
2012-10-31 22:29:00
,其算法的軟件實(shí)現(xiàn)方式非常低效,所以業(yè)界對GNN的硬件加速有著非常迫切的需求。我們知道傳統(tǒng)的CNN(卷積神經(jīng)網(wǎng)絡(luò)網(wǎng)絡(luò))硬件加速方案已經(jīng)有非常多的解決方案;但是,GNN的硬件加速尚未得到充分的討論和研究
2020-10-20 09:48:39
本帖最后由 mr.pengyongche 于 2013-4-30 03:12 編輯
畢業(yè)設(shè)計(jì)_分段卷積MATLAB仿真與DSP實(shí)現(xiàn) 常用的線性卷積方法要求兩個輸入序列的持續(xù)時間相同,但在實(shí)際
2012-12-25 13:43:20
本文介紹了一種基于FPGA芯片的高速智能節(jié)點(diǎn)的硬件結(jié)構(gòu)和軟件設(shè)計(jì),旨在提高現(xiàn)在LON網(wǎng)絡(luò)的智能節(jié)點(diǎn)的處理能力和通用性。
2021-05-06 08:20:28
本帖最后由 upup11 于 2012-11-21 20:45 編輯
我想請教一個問題:如何用FPGA硬件實(shí)現(xiàn)小波變換。 問題的由來:我在做一個不影響語音通信的前提下,電話線感應(yīng)信號特征提取
2012-11-20 21:35:16
大俠好,歡迎來到FPGA技術(shù)江湖,江湖偌大,相見即是緣分。大俠可以關(guān)注FPGA技術(shù)江湖,在“闖蕩江湖”、\"行俠仗義\"欄里獲取其他感興趣的資源,或者一起煮酒言歡。
今天
2023-05-25 18:08:24
《數(shù)字信號處理》要做課程設(shè)計(jì),題目是:線性卷積在DSP芯片上的實(shí)現(xiàn)。要求:給出算法原理,寫出主程序。
2011-10-08 16:12:58
請問一下高速流水線浮點(diǎn)加法器的FPGA怎么實(shí)現(xiàn)?
2021-05-07 06:44:26
介紹了頻域抽取基二快速傅里葉運(yùn)算的基本原理;討論了基于FPGA達(dá)4 096點(diǎn)的大點(diǎn)數(shù)超高速FFT硬件系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)方法,當(dāng)多組大點(diǎn)數(shù)進(jìn)行FFT運(yùn)算時,利用FPGA內(nèi)部大容量存儲資源,采
2009-04-26 18:33:0826 本文介紹了神經(jīng)網(wǎng)絡(luò)VLSI硬件實(shí)現(xiàn)的基本情況和VerilgHDL硬件設(shè)計(jì)方法的概念,在此基礎(chǔ)上利用FPGA設(shè)計(jì)出了Kohonen競爭網(wǎng)絡(luò)硬件電路,其工作頻率為33Mhz,并對其工作過程進(jìn)行了較詳細(xì)的
2009-06-18 08:49:2111 提出用FPGA 來實(shí)現(xiàn)指紋識別算法, 代替了PC 機(jī)、通用MCU 或者DSP。算法由硬件來實(shí)現(xiàn), 提高了運(yùn)算速度。同時具體說明了指紋識別系統(tǒng)的基本原理、系統(tǒng)總體結(jié)構(gòu)、FPGA 模塊劃分, 以及指
2009-07-22 15:17:270 本文介紹了一種應(yīng)用FPGA 器件完成高速數(shù)字傳輸?shù)姆椒ǎ眠@種方法實(shí)現(xiàn)無線收發(fā)芯片nRF2401A 的高速數(shù)據(jù)接口。為進(jìn)一步提高信息的傳輸速率,這里還對待傳輸?shù)臄?shù)據(jù)進(jìn)行了壓縮處
2009-08-04 09:16:209 本文介紹了一種基于FPGA 的高速多路數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)方案,描述了系統(tǒng)的主要組成及FPGA 的實(shí)現(xiàn)方法。在硬件上FPGA 采用ACEX1K100 器件,用于實(shí)現(xiàn)A/D 轉(zhuǎn)換器的控制電路、多路
2009-12-19 16:02:3350 本文探討了無線通信中廣泛涉及的差錯控制問題,介紹了卷積碼的編譯碼原理。提出了一種卷積碼編碼,及其高速Viterbi 譯碼的實(shí)現(xiàn)方案,對譯碼的各個組成部分作了分析,并在FP
2010-01-06 15:06:5912 介紹AES 算法的原理以及基于FPGA 的高速實(shí)現(xiàn)。結(jié)合算法和FPGA 的特點(diǎn),采用查表法優(yōu)化處理了字節(jié)代換運(yùn)算、列混合運(yùn)算。同時,為了提高系統(tǒng)工作速度,在設(shè)計(jì)中應(yīng)用了內(nèi)外結(jié)合
2010-01-25 14:26:5129 基于FPGA 的LON 網(wǎng)絡(luò)高速智能節(jié)點(diǎn)的設(shè)計(jì)作者:王傳云楊輝 來源:微計(jì)算機(jī)信息摘要:本文介紹了一種基于FPGA 芯片的高速智能節(jié)點(diǎn)的硬件結(jié)構(gòu)和軟件設(shè)計(jì),旨在提高現(xiàn)在LON 網(wǎng)絡(luò)的
2010-02-06 12:17:3816 介紹了一種基于新型FPGA的高速數(shù)字下變頻的實(shí)現(xiàn)方法,它充分利用數(shù)字下變頻的優(yōu)化算法以及FPGA領(lǐng)域的新技術(shù),去除由于數(shù)據(jù)速率過高而造成的各種瓶頸,極大地減少了計(jì)算量和FPG
2010-07-02 16:49:2421 介紹AES算法的原理以及基于FPGA的高速實(shí)現(xiàn)。結(jié)合算法和FPGA的特點(diǎn),采用查表法優(yōu)化處理了字節(jié)代換運(yùn)算、列混合運(yùn)算。同時,為了提高系統(tǒng)工作速度,在設(shè)計(jì)中應(yīng)用了內(nèi)外結(jié)合的流水線
2010-07-17 18:09:4344 本文探討了無線通信中廣泛涉及的差錯控制問題,介紹了卷積碼的編譯碼原理。提出了一種卷積碼編碼,及其高速Viterbi譯碼的實(shí)現(xiàn)方案,對譯碼的各個組成部分作了分析,并在FPGA中實(shí)現(xiàn)
2010-07-21 17:20:0422 提出了模糊CMAC網(wǎng)絡(luò)的一種基于FPGA的硬件實(shí)現(xiàn)方法。首先,分析了模糊CMAC網(wǎng)絡(luò)的結(jié)構(gòu)與算法,并以MATLAB仿真為依據(jù),得到模糊CMAC網(wǎng)絡(luò)的FPGA實(shí)現(xiàn)所需的參數(shù);在此基礎(chǔ)上,對模糊CMAC
2010-08-09 14:55:0319 為解決目前高速信號處理中的數(shù)據(jù)傳輸速度瓶頸以及傳輸距離的問題,設(shè)計(jì)并實(shí)現(xiàn)了一種基于FPGA 的高速數(shù)據(jù)傳輸系統(tǒng),本系統(tǒng)借助Altera Cyclone III FPGA 的LVDS I/O 通道產(chǎn)生LVDS 信號,穩(wěn)
2010-11-02 15:27:4342 摘要:介紹3-DES算法的概要;以Xilinx公司SPARTANII結(jié)構(gòu)的XC2S100為例,闡述用FPGA高速實(shí)現(xiàn)3-DES算法的設(shè)計(jì)要點(diǎn)及關(guān)鍵部分的設(shè)計(jì)。引 言
2006-03-13 19:36:42651 摘要:介紹3-DES算法的概要;以Xilinx公司SPARTANII結(jié)構(gòu)的XC2S100為例,闡述用FPGA高速實(shí)現(xiàn)3-DES算法的設(shè)計(jì)要點(diǎn)及關(guān)鍵部分的設(shè)計(jì)。
關(guān)鍵詞:3-DES
2009-06-20 14:22:001317 高速流水線浮點(diǎn)加法器的FPGA實(shí)現(xiàn)
0 引言現(xiàn)代信號處理技術(shù)通常都需要進(jìn)行大量高速浮點(diǎn)運(yùn)算。由于浮點(diǎn)數(shù)系統(tǒng)操作比較復(fù)雜,需要專用硬件來完成相關(guān)的操
2010-02-04 10:50:232042 提出了二維模糊CMAC網(wǎng)絡(luò)的一種基于FPGA的硬件實(shí)現(xiàn)方法。首先,分析了模糊CMAC網(wǎng)絡(luò)的結(jié)構(gòu)與算法,并以Matlab仿真為依據(jù),得到模糊CMAC網(wǎng)絡(luò)的FPGA實(shí)現(xiàn)所需的參數(shù);在此基礎(chǔ)上,對模糊CMAC網(wǎng)絡(luò)進(jìn)行硬件模塊劃分,基于VHDL實(shí)現(xiàn)了各硬件模塊的功能描述,并對模塊
2011-03-15 17:19:5629 System Generator 工具由 MathWorks 與 Xilinx 合作開發(fā)而成,DSP 設(shè)計(jì)人員可使用 MATLAB 和Simulink 工具在 FPGA 內(nèi)進(jìn)行開發(fā)和仿真來完善 DSP 設(shè)計(jì)。 該工具為系統(tǒng)級 DSP 設(shè)計(jì)與 FPGA 硬件實(shí)現(xiàn)的融合起
2011-05-11 18:36:23224 基于FPGA硬件實(shí)現(xiàn)固定倍率的圖像縮放,將2維卷積運(yùn)算分解成2次1維卷積運(yùn)算,對輸入原始圖像像素先進(jìn)行行方向的卷積,再進(jìn)行列方向的卷積,從而得到輸出圖像像素。把圖像縮放過程
2012-05-09 15:52:0434 TCAM在高速路由查找中的應(yīng)用及其FPGA實(shí)現(xiàn),TCAM在高速路由查找中的應(yīng)用及其FPGA實(shí)現(xiàn)
2015-11-04 16:32:3915 這是verilog寫的可以實(shí)現(xiàn)卷積編碼1/2碼率的代碼,附帶測試文件0
2016-01-20 18:23:391 高速專用GFP處理器的FPGA實(shí)現(xiàn),下來看看
2016-05-10 11:24:3315 基于FPGA的高速數(shù)據(jù)采集硬件系統(tǒng)設(shè)計(jì).
2016-05-10 17:06:4043 基于FPGA的高速多通道AD采樣系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)_徐加彥
2017-01-18 20:23:5812 一種高速卷積編解碼器的FPGA實(shí)現(xiàn)
2017-02-07 15:05:0019 DSP與FPGA高速的數(shù)據(jù)傳輸有三種常用接口方式: EMIF, HPI 和 McBSP 方式。而采用 EMIF 接口方式, 利用 FPGA ( 現(xiàn)場可編程邏輯門陣列) 設(shè)計(jì) FIFO的接口電路,即可實(shí)現(xiàn)高速互聯(lián)。
2017-02-11 14:16:102487 (Xilinx)FPGA中LVDS差分高速傳輸?shù)?b class="flag-6" style="color: red">實(shí)現(xiàn)
2017-03-01 13:12:0464 采用FPGA實(shí)現(xiàn)對AD 輸出數(shù)據(jù)的高速采集
2017-08-30 17:16:0235 基于FPGA的高速DSP與液晶模塊接口的實(shí)現(xiàn)
2017-10-19 13:46:233 ,自然語言處理,推薦算法,圖像識別等廣泛的應(yīng)用領(lǐng)域。 FPGA云服務(wù)器提供了基于FPGA的深度卷積神經(jīng)網(wǎng)絡(luò)加速服務(wù),單卡提供約3TOPs的定點(diǎn)計(jì)算能力,支持典型深度卷積網(wǎng)絡(luò)算子,如卷積、逆卷積、池化、拼接、切割等。有效加速典型網(wǎng)絡(luò)結(jié)構(gòu)如VggNet、GoogLeNet、ResNet等。
2017-11-15 16:56:36724 Verilog HDL硬件描述語言完成其FPGA實(shí)現(xiàn)與驗(yàn)證,測試結(jié)果表明多速率卷積編碼器可以實(shí)時地調(diào)整碼率,高效穩(wěn)定地進(jìn)行差錯控制,滿足L-DACS1 高速傳輸仍保持穩(wěn)定的要求,并且用于實(shí)際項(xiàng)目中。
2017-11-18 12:26:341263 卷積編碼是現(xiàn)代數(shù)字通信系統(tǒng)中常見的一種前向糾錯碼,區(qū)別于常規(guī)的線性分組碼,卷積編碼的碼字輸出不僅與當(dāng)前時刻的信息符號輸入有關(guān),還與之前輸入的信息符號有關(guān)。
2018-08-21 10:26:047945 自1955年Elias發(fā)明卷積碼以來,卷積碼作為一種高效的信道編碼已被用在許多現(xiàn)代通信系統(tǒng)中。卷積碼分為零比特卷積碼(Zero Tail CC,簡稱ZTCC)和咬尾卷積碼(Tail Biting
2019-05-03 09:00:003784 本文提出了一種實(shí)現(xiàn)信號采集方案,介紹了由ARM 處理器S3C2410 和EP2C8 FPGA 組成的高速信號采集系統(tǒng)的系統(tǒng)設(shè)計(jì),并著重介紹前端硬件的設(shè)計(jì),并就ARM 處理器和FPGA 的互聯(lián)設(shè)計(jì)進(jìn)行探討。利用FPGA 硬件控制A/D 轉(zhuǎn)換,達(dá)到了較好的效果,實(shí)現(xiàn)了信號的采集與存儲。
2018-11-02 15:46:0110 卷積神經(jīng)網(wǎng)絡(luò)是一類包含卷積計(jì)算且具有深度結(jié)構(gòu)的前饋神經(jīng)網(wǎng)絡(luò),是深度學(xué)習(xí)的代表算法之一 。卷積神經(jīng)網(wǎng)絡(luò)具有表征學(xué)習(xí)能力,能夠按其階層結(jié)構(gòu)對輸入信息進(jìn)行平移不變分類,因此也被稱為“平移不變?nèi)斯ど窠?jīng)網(wǎng)絡(luò)” 。
2019-11-25 07:04:002030 卷積神經(jīng)網(wǎng)絡(luò)仿造生物的視知覺(visual perception)機(jī)制構(gòu)建,可以進(jìn)行監(jiān)督學(xué)習(xí)和非監(jiān)督學(xué)習(xí),其隱含層內(nèi)的卷積核參數(shù)共享和層間連接的稀疏性使得卷積神經(jīng)網(wǎng)絡(luò)能夠以較小的計(jì)算量對格點(diǎn)化
2019-11-14 07:10:001640 目前在做FPGA移植加速CNN卷積神經(jīng)網(wǎng)絡(luò)Inference相關(guān)的學(xué)習(xí),使用的是Xilinx公司的ZYNQ-7000系列的FPGA開發(fā)板,該博客為記錄相關(guān)學(xué)習(xí)內(nèi)容,如有問題歡迎指教。前面已經(jīng)介紹
2020-12-25 17:34:3622 本文檔的主要內(nèi)容詳細(xì)介紹的是如何使用Xilinx的FPGA對高速PCB信號實(shí)現(xiàn)優(yōu)化設(shè)計(jì)。
2021-01-13 17:00:5925 在電子設(shè)計(jì)中,由于現(xiàn)場可編程門陣y~J(FPGA)的高邏輯密度和高可靠性以及用戶可編程性,受到了廣大硬件工程師的青睞。用FPGA來實(shí)現(xiàn)某些專用電路,可使整個設(shè)計(jì)更加緊湊、更小巧、靈活、穩(wěn)定、可靠
2021-01-15 15:27:009 針對高速率QPSK數(shù)據(jù)傳輸鏈系統(tǒng),比較分析了數(shù)字中頻接收與零中頻接收的優(yōu)、缺點(diǎn),并提出了一種基于多相濾波的寬帶中頻正交采樣數(shù)字零中頻接收方案?;?b class="flag-6" style="color: red">FPGA對此數(shù)字零中頻正交變換方案進(jìn)行了實(shí)現(xiàn)和驗(yàn)證,同時,對一種全數(shù)字零中頻QPSK信號的高速解調(diào)算法及其FPGA硬件實(shí)現(xiàn)進(jìn)行了介紹。
2021-03-19 17:43:1211 功能.文中將軟硬件實(shí)現(xiàn)的順序形態(tài)圖像處理圖片在處理效果和速度兩個方面作了比較.算法在FPGA芯片上的高速實(shí)現(xiàn)特征使數(shù)學(xué)形態(tài)學(xué)在圖像實(shí)時處理領(lǐng)域的應(yīng)用成為可能。
2021-04-01 11:21:468 Xilinx zynq系列FPGA實(shí)現(xiàn)神經(jīng)網(wǎng)絡(luò)評估 本篇目錄 1. 內(nèi)存占用 1.1 FPGA程序中內(nèi)存的實(shí)現(xiàn)方式 1.2 Zynq的BRAM內(nèi)存大小 1.3 一個卷積操作占用的內(nèi)存 2.
2021-04-19 11:12:022202 基于FPGA的RBF神經(jīng)網(wǎng)絡(luò)硬件實(shí)現(xiàn)說明。
2021-04-28 11:24:2325 當(dāng)前,卷積神經(jīng)網(wǎng)絡(luò)已在圖像分類、目標(biāo)檢測等計(jì)算機(jī)視覺領(lǐng)域被廣泛應(yīng)用。然而,在前向推斷階段許多實(shí)際應(yīng)用往往具有低延時和嚴(yán)格的功耗限制。針對該問題,采用參數(shù)重排序、多通道數(shù)據(jù)傳輸?shù)葍?yōu)化策略,設(shè)計(jì)并實(shí)現(xiàn)
2021-05-28 14:00:2223 基于FPGA的神經(jīng)網(wǎng)絡(luò)硬件實(shí)現(xiàn)方法說明。
2021-06-01 09:35:1637 電子發(fā)燒友網(wǎng)站提供《在FPGA上構(gòu)建EVM硬件的實(shí)現(xiàn).zip》資料免費(fèi)下載
2023-06-26 11:50:490 電子發(fā)燒友網(wǎng)站提供《基于FPGA的RBF神經(jīng)網(wǎng)絡(luò)的硬件實(shí)現(xiàn).pdf》資料免費(fèi)下載
2023-10-23 10:21:250
評論
查看更多