CS1237引腳圖及功能 - 全文

　　CS1237是一款高精度、低功耗模數(shù)轉(zhuǎn)換芯片，一路差分輸入通道，內(nèi)置溫度傳感器和高精度振蕩器。

　　以下為CS1237芯片的功能框圖。

　　1、芯片功能說明

　　1） CS1237 是一款高精度、低功耗模數(shù)轉(zhuǎn)換芯片，一路差分輸入通道，內(nèi)置溫度傳感器和高精度振蕩器。

　　2） CS1237的PGA可選： 1、2、64、128，默認(rèn)為128。

　　3） CS1237 正常模式下的ADC 數(shù)據(jù)輸出速率可選： 10HZ、40Hz\ 640Hz\ 1.28kHz，默認(rèn)為10Hz;

　　4） MCU 可以通過2 線的SPI接口SCLK、DRDY DOUT與CS1237 進(jìn)行通信，對其進(jìn)行配置，例如通道選擇、PGA選擇、輸出速率選擇等。

　　1.1芯片主要功能特性

　　1）內(nèi)置晶振

　　2）集成溫度傳感器

　　3）帶Power down功能

　　4）2線SPI接口，最快速率為1.1MHZ

　　1.2ADC 功能特性

　　24 位無失碼

　　PGA放大倍數(shù)可選： 1、2、64、128

　　1路24位無失碼的差分輸入，在PGA=128時ENOB為20位（5V）\19.5位（3.3V）

　　PP噪聲：PGA=128、10HZ:180nV;

　　INL小于0.0015%

　　輸出速率可選： 10HZ、40HZ、640Hz、1.28kHz

　　帶內(nèi)短功能

　　1.3芯片基本結(jié)構(gòu)功能描述

　　CS1237是一款高精度、低功耗Sigma-Delta 模數(shù)轉(zhuǎn)換芯片，內(nèi)置一路Sigma-De1taADC，一路差分輸入通道和一路溫度傳感器，ADC 采用兩階sigm a delta 調(diào)制器，通過低噪聲儀用放大器結(jié)構(gòu)實(shí)現(xiàn)PGA放大，放大倍數(shù)可選： 1、2、64、128。在PGA=128時，有效分辨率可達(dá)20 位（工作在5V）。

　　CS1237 內(nèi)置RC 振蕩器，無需外置晶振。

　　CS1237 可以通過DRDY，DOUT和SCIK 進(jìn)行多種功能模式的配置，例如用作溫度檢測、PGA選擇、ADC 數(shù)據(jù)輸出速率選擇等等。

　　CS1237 具有Powerdown模式。

　　1.6 CS1237電氣特性

　　所有的參數(shù)測試在環(huán)境溫度-40~85℃、內(nèi)置基準(zhǔn)的條件下測試，除非有其它注明。

　　1.7芯片引腳

　　2.1模擬輸入前端

　　CS1237 中有1路ADC，集成了1路差分輸入，信號輸入可以是差分輸入信號AINP、AINN，也可以是溫度傳感器的輸出信號，輸入信號的切換由寄存器（ch_se［1:0］）控制，其基本結(jié)構(gòu)如下圖所示：

　　圖3 模擬輸入結(jié)構(gòu)圖

　　CS1237 的PGA可配： 1、2、64、128，由寄存器（ga_sl［1:0］）控制;

　　基準(zhǔn)電壓可以由外部輸入也可是內(nèi)部輸出，如果要使用外部基準(zhǔn)電壓，要先關(guān)閉內(nèi)部

　　基準(zhǔn)，內(nèi)部基準(zhǔn)控制由寄存器（refo_off控制。

　　2.2溫度傳感器

　　芯片內(nèi)部提供溫度測里功能。當(dāng)ah_se1［1:0］=2‘b10時，ADC模擬信號輸入接到內(nèi)部溫度傳感器，其它的模擬輸入信號無效。ADC 通過測里內(nèi)部溫度傳感器輸出的電壓差來推導(dǎo)出實(shí)際的溫度值。當(dāng)ch_se［10］=2b10時，ADC 只支持PGA=1。溫度傳感器需要進(jìn)行單點(diǎn)校正。校正方法： 在某個溫度點(diǎn)A下，使用溫度傳感器進(jìn)行測里得到碼值Yao

　　那么其他溫度點(diǎn)B 對應(yīng)的溫度= Yb+（273.15+A）Ya-273.15

　　A溫度單位是攝氏度。Ya 是A點(diǎn)對應(yīng)溫度碼值。Yb是B點(diǎn)對應(yīng)溫度碼值。

　　2.3低噪聲PGA 放大器

　　CS1237 提供了一個低噪聲，低漂移的PGA 放大器與橋式傳感器差分輸出連接，其基

　　本結(jié)構(gòu)圖如下圖所示，前置抗EMI 濾波器電路R=4502，C=18pF 實(shí)現(xiàn)20M高頻濾波。低

　　噪聲PGA放大器通過RF1; R1; RF2 實(shí)現(xiàn)64倍放大，并和后級開關(guān)電容PGA組成64 和

　　128 的PGA 放大。通過pga_sel［1:0］來配置1\ 2、64\ 128 等不同的PGA。當(dāng)使用PGA=1，2時，64 倍低噪聲PGA放大器會被關(guān)斷以節(jié)省功耗。當(dāng)使用低噪聲PGA放大器時，輸入范圍在GND+0.75V 到VDD_0.75V 之間，超出這個范圍，會導(dǎo)致實(shí)際性能下降。在CAP端口處接一個內(nèi)置45PF電容，與內(nèi)置2k電阻RINT組成一個低通濾波，用作低噪聲PGA放大器的輸出信號的高頻濾波，同時該低通濾波器也可以作為ADC 的抗混疊濾波器。

　　圖4 PGA結(jié)構(gòu)圖

　　CS1237 內(nèi)置Buffer，當(dāng)PGA=1，2時，CS1237 使用Buffer來減少由于ADC差分輸入阻抗低帶來的問題，例如建立時間不足，增益誤差偏大等等，當(dāng)PGA=64 ，128 時，CS1237 也使用Buffer 來減少由于低噪聲PGA經(jīng)過RINT=2K，CNT=0.1uF的低通濾波后帶來的建立誤差，增益誤差以及內(nèi)碼漂移的現(xiàn)象。

　　2.4時鐘信號源

　　CS1237 使用內(nèi)置晶振來提供系統(tǒng)所需要的時鐘頻率，典型值為5.2MHZO

　　2.5復(fù)位和斷電（ POR& power down ）

　　當(dāng)芯片上電時，內(nèi)置上電復(fù)位電路會產(chǎn)生復(fù)位信號，使芯片自動復(fù)位。

　　當(dāng)SCLK 從低電平變高電平并保持在高電平超過100us，CS1237 即進(jìn)入PowerDwon

　　模式，此時功耗低于0.1UAO 當(dāng)SCLK 重新回到低電平時，芯片會重新進(jìn)入正常工作狀態(tài)。

　　當(dāng)系統(tǒng)由Power down 重新進(jìn)入正常工作模式時，此時所有功能配置為PowerDown 之前的狀態(tài)，不需要進(jìn)行功能配置。

　　基于CS1237的電子秤應(yīng)用設(shè)計http://bbs.elecfans.com/forum.php?mod=viewthread&tid=927715&page=1

　　2.6SPI 串口通信

　　CS1237 中采用2 線SPI 串行通信，通過SCLK 和DRDY.DOUT可以實(shí)現(xiàn)數(shù)據(jù)的接收以及功能配置。

　　2.6.1建立時間

　　在ADC 數(shù)據(jù)輸出速率為10HZ 或40HZ 時，數(shù)字部分需要有3個數(shù)據(jù)轉(zhuǎn)換周期滿足模擬輸入信號的建立和濾波器的建立時間要求; ADC 數(shù)據(jù)輸出速率為640HZ 或1280HZ 時，數(shù)字部分需要有4個數(shù)據(jù)轉(zhuǎn)換周期滿足模擬輸入信號的建立和濾波器的建立時間要求。CS1237 整個建立過程如下圖所示：

　　2.6.2ADC數(shù)據(jù)輸出速率

　　CS1237數(shù)據(jù)輸出速率可以通過寄存器speed_sel［1:0］配置。

　　2.6.3數(shù)據(jù)格式

　　CS1237 輸出的數(shù)據(jù)為24 位的2 進(jìn)制補(bǔ)碼，最高位（MSB） 最先輸出。最小有效位（LSB） 為（0 5VR=/Gain）（2Z-1）o 正值滿幅輸出碼為TFFFFH，負(fù)值滿幅輸出碼為800000H。下表為不同模擬輸入信號對應(yīng)的理想輸出碼。

　　（1） 不考慮噪聲，INL，失調(diào)誤差和增益誤差的影響

　　2.6.4數(shù)據(jù)準(zhǔn)備數(shù)據(jù)輸入輸出（DRDY.DOUT）

　　DRDY/DOUT引腳有4個用途。第一，當(dāng)輸出為低時，表示新的數(shù)據(jù)已經(jīng)轉(zhuǎn)換完成; 第二，作為數(shù)據(jù)輸出引腳，當(dāng)數(shù)據(jù)準(zhǔn)備好后，在第1個SCIK的上升沿后，

　　輸出轉(zhuǎn)換數(shù)據(jù)的最高位（MSB）。在每一個SCLK的上升沿，數(shù)據(jù)會自動移1位。在24個SCLK 后將所有的24位數(shù)據(jù)讀出，如果這時暫停SCLK的發(fā)送，著最后一位的數(shù)據(jù)，直到下一個數(shù)據(jù)準(zhǔn)備好之前拉高，此后當(dāng)DRDY.DOUT被再： 欠拉

　　低，表示新的數(shù)據(jù)已經(jīng)轉(zhuǎn)換完成，可進(jìn)行下一個數(shù)據(jù)讀取; 第三，在第25、26 個SCIK時，輸出寄存器狀態(tài)更新標(biāo)志; 第四，作為寄存器數(shù)據(jù)寫入或讀出引腳，當(dāng)需要配置寄存器或讀取寄存器值時，SPI需要發(fā)送46個SCLK，根據(jù)DRDY DOUT輸入的命令字，判斷是寫寄存器操作還是讀寄存器操作。

　　2.6.5串行時鐘輸入（SCLK）

　　串行時鐘輸入SCLK是一個數(shù)字引腳。這個信號應(yīng)保證是一個干凈的信號，毛刺或慢速的上升沿都會可能導(dǎo)致讀取錯誤數(shù)據(jù)或誤入錯誤狀態(tài)。因此，應(yīng)保證SCLK的上升和下降時間都小于50ns。

　　2.6.6數(shù)據(jù)發(fā)送

　　CS1237 可以持續(xù)的轉(zhuǎn)換模擬輸入信號，當(dāng)將DRDY /DOUT拉低后，表明數(shù)據(jù)已經(jīng)準(zhǔn)備好接受，輸入的第一個SCLK 來就可以將輸出的最高位讀出，在24個SCLK 后將所有的24 位數(shù)據(jù)讀出，如果這時暫停SCLK 的發(fā)送，DRDY/DOUT 會保持著最后一位的數(shù)據(jù)，直到其被拉高，第25 和26個SCLK 輸出配置寄存器是否有寫操作標(biāo)志，第25個SCLK 對應(yīng)的DRDY/DOUT為1時表明配置寄存器Config 被寫入了新的值，第26個SCIK 對應(yīng)的DRDY/DOUT為芯片擴(kuò)展保留位，目前輸出一直為0，通過第27個SCLK可以將DRDY DOUT拉高，此后當(dāng)DRDY.DOUT被再次拉低，表示新的數(shù)據(jù)已經(jīng)淮備好接受，進(jìn)行下一個數(shù)據(jù)的轉(zhuǎn)換。其基本時序如圖所示：

　　2.6.7功能配置

　　Cs1237可以通過SCLK和DOUT/DRDY可以進(jìn)行不同功能的配置，功能配置時序圖如下圖所示：

　　功能配置過程簡述，在DRDY，DOUT由高變低之后：

　　1.第1個到第24個SCLK，讀取ADC 數(shù)據(jù)。如果不需要配置寄存器或者讀取寄存器，可以省略下面的步驟。

　　2.第25 個到第26個scLK，讀取寄存器寫操作狀態(tài)。

　　3.第27 個SCLK，把DRDY，’DOUT輸出拉高。

　　4.第28 個到第29個scLK，切換DRDY ‘DOUT為輸入。

　　5.第30 個到第36個sCLK，輸入寄存器寫或讀命令字?jǐn)?shù)據(jù)（高位先輸入）。

　　切換DRDY/DOUT的方向（如果是寫寄存器，

　　6.第37 個SCLK，

　　DRDY/DOUT為輸入; 如果是讀寄存器，

　　DRDY/DOUT 為輸出）。

　　7.第38 個到第45 個SCLK，輸入寄存器配置數(shù)據(jù)或輸出寄存器配置數(shù)據(jù)（高位先輸入/輸出）。

　　8.第46 個SCLK，切換DRDY/DOUT為輸出，并把DRDY/DOUT拉高.update1/ update2 被置位或清零。

　　2.6.7.1SPI 命令字

　　CS1237 有2個命令字，命令字的長度為7bits，命令字描述如下：

　　2.6.7.2SPI寄存器

　　Cs1237有一組寄存器Config

　　Config寄存器

　　2.6.8 PowerDwon模式

　　當(dāng)SCLK從低電平變高電平并保持在高電平超過100μs，CS1237即進(jìn)入PowerDwon模式，這時會關(guān)掉芯片所有電路，功耗接近0。當(dāng)SCLK重新回到低電平時，芯片會重新進(jìn)入正常工作狀態(tài)。

　　3 芯片的封裝