使用ZCU102開發(fā)板運(yùn)行xdpdma例程
本文來自AMD Xilinx實(shí)習(xí)生Shaoyi Chen及其同學(xué)Leslie Xu, 本教程將使用Z....
在u-boot中使用ethernet的方法
KV260 petalinux BSP在u-boot device tree中disable了GEM....
賽靈思FFT IP中的縮放因子說明
賽靈思 Fast Fourier Transform (FFT) IP 具有專用于處理 FFT 輸出....
疫苗接種機(jī)器人中的肌肉注射點(diǎn)智能檢測(cè)技術(shù)
在正式開始項(xiàng)目之前，我們咨詢醫(yī)學(xué)專家得知目前的新冠疫苗主要是靠肌肉注射，因?yàn)榭梢允顾巹┭杆賲⑴c到系統(tǒng)....
對(duì)dump出的寄存器進(jìn)行分析
QDMA的驅(qū)動(dòng)在進(jìn)行版本升級(jí)時(shí)，可能會(huì)對(duì)部分寄存器的數(shù)值進(jìn)行變更，用戶如果要進(jìn)行升級(jí)，推薦升級(jí)到最新....
如何用ChipScopy創(chuàng)建并運(yùn)行l(wèi)ink sweep
這個(gè)Demo將介紹如何用ChipScopy創(chuàng)建并運(yùn)行l(wèi)ink sweep。
DDR4/LPDDR4硬核控制器I/O plannin的設(shè)計(jì)和實(shí)現(xiàn)
在Versal新一代ACAP器件上，除了延續(xù)之前Ultrascale/Ultrascale+系列器件....
XRT_Kernel與XRT_IP介紹
從2020.2開始，XRT提供了新的Native API，以區(qū)別行業(yè)標(biāo)準(zhǔn)OpenCL API的，在F....
如何在Block diagram中為PR區(qū)域添加.bd格式的Reconfigurable Module
關(guān)于DFX的問題: 正在嘗試為Xilinx Github下的PYNQ_Composable_Pipe....
一般涉及DDR讀寫仲裁的控制邏輯需要注意哪些方面
基于vivado2020.1和zcu102開發(fā)板(rev1.1)開發(fā)項(xiàng)目，工程涉及DDR4(MIG)....
CSU SWDT、LPD SWDT和FPD SWDT的關(guān)系與使用
在Zynq MPSoC的器件里，PS (Processing System )集成了三個(gè)看門狗，分別....
在Vitis中創(chuàng)建基于ARM的BareMetal程序設(shè)計(jì)
Create Application，選擇一個(gè)新的XSA文件，導(dǎo)入從Vivado獲得的XSA文件。
在Vivado中創(chuàng)建基于IP集成器(IP Integrator)的設(shè)計(jì)
Zynq UltraScale+ RFSoC 是業(yè)界首款單芯片自適應(yīng)無線電平臺(tái)，在一款芯片內(nèi)集成射頻....
Versal PCIe仿真例子工程介紹
PCIe 仿真需要Endpoint 模型和Root Port 模型協(xié)同工作。用戶一般可以采用購(gòu)買BF....
基于Xilinx KV26的立體視覺匹配方案
深度估算是自動(dòng)駕駛領(lǐng)域的一項(xiàng)關(guān)鍵技術(shù)。作為自動(dòng)駕駛中最常用的傳感器，攝像頭能夠獲取全面、豐富又密集的....
抓取SEM IP的串口log的詳細(xì)步驟
SEM IP在上板調(diào)試過程中有時(shí)會(huì)出現(xiàn)一些錯(cuò)誤，比如無法執(zhí)行IP的插錯(cuò)糾錯(cuò)功能，或者自身的初始化無法....
在Versal里實(shí)現(xiàn)cache一致性傳輸
Versal與MPSoC在cache維護(hù)數(shù)據(jù)的架構(gòu)上，有一定的相似性。所以在Versal器件里，我們....
HDMI_1.4_2.0_RX_Subsystem_IP介紹和基礎(chǔ)debug建議
Xilinx HDMI 1.4/2.0 RX的解決方案是由HDMI 1.4/2.0 Receiver....
移植VMK180 TRD的PetaLinux工程
所有工具和參考設(shè)計(jì)使用2021.2。X86編譯主機(jī)的操作系統(tǒng)是Ubuntu 18.04.6 LTS。....
如何做到在VPK120里實(shí)現(xiàn)MRMAC以太網(wǎng)IP
? 本文作者：賽靈思工程師 Gray Pan ? Step 1 ? 首先，打開最新版本的Vivado....
利用ORAN IP的例子工程來做仿真
一個(gè)是新建Block Design，添加IP之后，通過運(yùn)行Block Automation來產(chǎn)生一個(gè)....
Vitis視頻分析SDK構(gòu)建自己的智能視頻分析解決方案
Vitis 視頻分析 SDK構(gòu)建自己的智能視頻分析解決方案 Vitis 視頻分析 SDK 旨在 Xi....
賽靈思2021自適應(yīng)計(jì)算挑戰(zhàn)賽技術(shù)講解分享會(huì)
賽靈思2021自適應(yīng)計(jì)算挑戰(zhàn)賽自9月7日正式開賽以來，收到了來自全球各地區(qū)的FPGA軟硬件開發(fā)者們的....
基于PYNQ RFSoC框架的開源量子位控制器
費(fèi)米實(shí)驗(yàn)室，普林斯頓大學(xué)，芝加哥大學(xué)等科研機(jī)構(gòu)聯(lián)合發(fā)表了基于PYNQ RFSoC框架的開源量子位控制....
賽靈思全新Test Drive試用體驗(yàn)
賽靈思應(yīng)用商店提供一個(gè)強(qiáng)大的平臺(tái)，其可使用一個(gè)簡(jiǎn)單易用的安全數(shù)字版權(quán)管理 （DRM） 基礎(chǔ)架構(gòu)來發(fā)布....
賽靈思2021自適應(yīng)計(jì)算挑戰(zhàn)賽問題匯總
賽靈思2021自適應(yīng)計(jì)算挑戰(zhàn)賽自9月7日正式開賽以來，收到了來自全球各地區(qū)的FPGA軟硬件開發(fā)者們的....
如何用10行代碼輕松在ZYNQ MP上實(shí)現(xiàn)圖像識(shí)別
本文來自賽靈思高級(jí)產(chǎn)品應(yīng)用工程師，張超。如今各種機(jī)器學(xué)習(xí)框架的普及使得個(gè)人搭建和訓(xùn)練一個(gè)機(jī)器學(xué)習(xí)模型....
XILINX使用方法論設(shè)計(jì)無法連貫布線
本篇博文中的分析是根據(jù)真實(shí)客戶問題撰寫的，該客戶的 DFX 設(shè)計(jì)無法連貫布線，存在布線重疊。本篇博文....
工商網(wǎng)監(jiān)