0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
电子发烧友
开通电子发烧友VIP会员 尊享10大特权
海量资料免费下载
精品直播免费看
优质内容免费畅学
课程9折专享价
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

XL FPGA技術(shù)交流

文章:130 被閱讀:22.8w 粉絲數(shù):20 關(guān)注數(shù):0 點(diǎn)贊數(shù):0

分享易靈思FPGA

廣告

programmer下載常見問題總結(jié)-v11

一、通過命令行燒寫 參考文檔Efinity Programmer User Guide部分,內(nèi)容如下....
的頭像 XL FPGA技術(shù)交流 發(fā)表于 06-14 17:34 ?512次閱讀
programmer下載常見問題總結(jié)-v11

programmer下載常見問題總結(jié)-v13

一、通過命令行燒寫 參考文檔Efinity Programmer User Guide部分,內(nèi)容如下....
的頭像 XL FPGA技術(shù)交流 發(fā)表于 06-12 09:33 ?234次閱讀
programmer下載常見問題總結(jié)-v13

Efinity debuger常見問題總結(jié)-v4

? 把燒寫文件和json文件提供給他人進(jìn)行調(diào)試 該方法是在不需要要提供源文件的情況下可以提供給別進(jìn)行....
的頭像 XL FPGA技術(shù)交流 發(fā)表于 06-10 10:43 ?181次閱讀
Efinity debuger常見問題總結(jié)-v4

易靈思多鏡像配置功能 -v2

外部更新 外部更新通過CBSEL來選擇,選擇External Controller Flash Im....
的頭像 XL FPGA技術(shù)交流 發(fā)表于 06-07 16:57 ?163次閱讀
易靈思多鏡像配置功能 -v2

PLL用法

易靈思的FPGA在生成PLL的方式與別的廠家稍有區(qū)別,這與其的core和interface架構(gòu)是相對(duì)....
的頭像 XL FPGA技術(shù)交流 發(fā)表于 06-07 16:18 ?324次閱讀
PLL用法

易靈思鈦金系列時(shí)鐘選擇功能-2 以Ti60F225為例來介紹如何實(shí)現(xiàn)下面的4選擇1時(shí)鐘選擇功能

在trion要實(shí)現(xiàn)一個(gè)4選1時(shí)鐘復(fù)用或許比較麻煩。但是在鈦鑫上已經(jīng)給出了解決方案。這里以Ti60F2....
的頭像 XL FPGA技術(shù)交流 發(fā)表于 05-28 10:54 ?318次閱讀
易靈思鈦金系列時(shí)鐘選擇功能-2  以Ti60F225為例來介紹如何實(shí)現(xiàn)下面的4選擇1時(shí)鐘選擇功能

programmer下載常見問題總結(jié)-v10

? (0)連接下載器之后什么也讀不出來 說明 :一般為驅(qū)動(dòng)沒有安裝,在device manger里面....
的頭像 XL FPGA技術(shù)交流 發(fā)表于 03-13 11:27 ?657次閱讀
programmer下載常見問題總結(jié)-v10

programmer下載常見問題總結(jié)-v9

? (0)連接下載器之后什么也讀不出來 說明 :一般為驅(qū)動(dòng)沒有安裝,在device manger里面....
的頭像 XL FPGA技術(shù)交流 發(fā)表于 03-10 15:49 ?412次閱讀
programmer下載常見問題總結(jié)-v9

SOC外部flash啟動(dòng)方案

? Ti60F100片上Flash為16Mb,容量相對(duì)較小,對(duì)于很多應(yīng)用需要外擴(kuò)flash,而且很多....
的頭像 XL FPGA技術(shù)交流 發(fā)表于 03-10 11:55 ?1153次閱讀
SOC外部flash啟動(dòng)方案

自定義RISC V的bootloader-v3

在生成SoC時(shí),會(huì)生成一個(gè)預(yù)定義bootloader .bin文件,用于指定soc的工程運(yùn)行的地址,....
的頭像 XL FPGA技術(shù)交流 發(fā)表于 03-10 09:05 ?1006次閱讀
自定義RISC V的bootloader-v3

易靈思FPGA下載器第三版

該下載器把SPI與JTAG管腳進(jìn)行了分開處理。鑒于JTAG使用較多,SPI使用較少,所以把JTAG放....
的頭像 XL FPGA技術(shù)交流 發(fā)表于 02-27 09:20 ?1039次閱讀
易靈思FPGA下載器第三版

programmer下載常見問題總結(jié)-v8

(0)連接下載器之后什么也讀不出來 說明 :一般為驅(qū)動(dòng)沒有安裝,在device manger里面查看....
的頭像 XL FPGA技術(shù)交流 發(fā)表于 02-24 09:00 ?361次閱讀
programmer下載常見問題總結(jié)-v8

Pcie Demo使用說明

易靈思的PCIe的demo目前已經(jīng)可以給客戶去演示。暫時(shí)先把操作的注意事項(xiàng)記錄下。 Ubuntu版本....
的頭像 XL FPGA技術(shù)交流 發(fā)表于 02-14 16:10 ?340次閱讀
Pcie Demo使用說明

采用易靈思Ti60F100的Ti60F100I3評(píng)估板詳解

簡(jiǎn)介? ?? TI60F100-DK是一款采用易靈思Ti60F100開發(fā)的評(píng)估板。 采用底板和核心板....
的頭像 XL FPGA技術(shù)交流 發(fā)表于 01-22 11:39 ?1441次閱讀
采用易靈思Ti60F100的Ti60F100I3評(píng)估板詳解

MIPI2.5G DPHY CSI2DSI demo移植 -v1

最近陸續(xù)有客戶在評(píng)估易靈思的Ti180。Ti180的MIPI 2.5G是硬核。今天做一個(gè)簡(jiǎn)單的移植來....
的頭像 XL FPGA技術(shù)交流 發(fā)表于 01-21 16:56 ?1140次閱讀
MIPI2.5G DPHY CSI2DSI demo移植 -v1

programmer下載常見問題總結(jié)-v7

(0)連接下載器之后什么也讀不出來 說明 :一般為驅(qū)動(dòng)沒有安裝,在device manger里面查看....
的頭像 XL FPGA技術(shù)交流 發(fā)表于 01-16 14:46 ?2011次閱讀
programmer下載常見問題總結(jié)-v7

Efinity debuger常見問題總結(jié)-v3

? (1)UUID mismatch Efinity在Debug時(shí)會(huì)出現(xiàn)UUID mismatch錯(cuò)....
的頭像 XL FPGA技術(shù)交流 發(fā)表于 01-16 10:33 ?1641次閱讀
Efinity debuger常見問題總結(jié)-v3

易靈思FPGA PS配置模式--v7

準(zhǔn)備工作 PS模式首先要把Bitstream Generation中的 (1)JTAG模式選擇為Pa....
的頭像 XL FPGA技術(shù)交流 發(fā)表于 12-24 14:37 ?1469次閱讀
易靈思FPGA PS配置模式--v7

淺談LVDS-V1

這里以鈦金的LVDS為例。 LVDS RX 時(shí)鐘選擇 LVDS時(shí)鐘的接收要連接名字為GPIOx_P_....
的頭像 XL FPGA技術(shù)交流 發(fā)表于 12-10 10:00 ?724次閱讀
淺談LVDS-V1

programmer燒寫用戶數(shù)據(jù)到flash-v1

今天有客戶提出怎樣把用戶數(shù)據(jù)寫入到flash的操作,本來以為寫的programmer都不支持了,但是....
的頭像 XL FPGA技術(shù)交流 發(fā)表于 11-28 15:13 ?1576次閱讀
programmer燒寫用戶數(shù)據(jù)到flash-v1

RISCV 操作常見問題集 - v6

(1)如果工程直接復(fù)制另一個(gè)工程,路徑一定要修改,建議重新eclipse工程。 (2)clean P....
的頭像 XL FPGA技術(shù)交流 發(fā)表于 11-27 17:18 ?1595次閱讀
RISCV 操作常見問題集 - v6

Efinity入門使用-v2

1、 軟件預(yù)設(shè)置2、新建工程3、添加源文件4、添加管腳約束5、添加GPIO6、PLL設(shè)置7、添加debug8、
的頭像 XL FPGA技術(shù)交流 發(fā)表于 11-06 15:56 ?1095次閱讀

Efinity入門使用-v4

一、 軟件預(yù)設(shè)置二、新建工程三、添加源文件四、添加管腳約束五、添加GPIO六、PLL設(shè)置七、IPM添加IP八、
的頭像 XL FPGA技術(shù)交流 發(fā)表于 11-06 15:56 ?869次閱讀

Efinity入門使用-v3

1、 軟件預(yù)設(shè)置2、新建工程3、添加源文件4、添加管腳約束5、添加GPIO6、PLL設(shè)置7、添加debug8、
的頭像 XL FPGA技術(shù)交流 發(fā)表于 11-06 15:56 ?581次閱讀

RISC V的I2C操作

接口處理top接口output ? ? ?system_i2c_0_io_sda_writeEnable,ou
的頭像 XL FPGA技術(shù)交流 發(fā)表于 11-01 11:06 ?692次閱讀

RISCV 操作常見問題集 - v5

(1)如果工程直接復(fù)制另一個(gè)工程,路徑一定要修改,建議重新eclipse工程。(2)clean Project
的頭像 XL FPGA技術(shù)交流 發(fā)表于 11-01 11:06 ?1024次閱讀

Efinity RISC-V IDE入門使用-4

一、Efinity工程io_memoryClk是與存儲(chǔ)器接口共用的時(shí)鐘,需要連接正確。UART由于鈦金系列是有
的頭像 XL FPGA技術(shù)交流 發(fā)表于 11-01 11:06 ?954次閱讀

SOC GPIO操作

sapphire Soc提供了兩個(gè)GPIO組每組有4個(gè)GPIO,定義為GPIO[3:0],其中只有GPIO[1
的頭像 XL FPGA技術(shù)交流 發(fā)表于 11-01 11:06 ?466次閱讀

RISCV 操作常見問題集 - v4

(1)如果工程直接復(fù)制另一個(gè)工程,路徑一定要修改,建議重新eclipse工程。(2)clean Project
的頭像 XL FPGA技術(shù)交流 發(fā)表于 11-01 11:06 ?942次閱讀

Efinity軟件安裝-v5

感謝朋友提供的視頻。1、軟件下載易靈思管網(wǎng)地址為https://www.elitestek.com最近一段時(shí)間
的頭像 XL FPGA技術(shù)交流 發(fā)表于 11-01 11:06 ?885次閱讀

電子發(fā)燒友

中國電子工程師最喜歡的網(wǎng)站

  • 2931785位工程師會(huì)員交流學(xué)習(xí)
  • 獲取您個(gè)性化的科技前沿技術(shù)信息
  • 參加活動(dòng)獲取豐厚的禮品