易靈思FPGA PS配置模式--v7

準(zhǔn)備工作

PS模式首先要把Bitstream Generation中的

（1）JTAG模式選擇為Passive

（2）根據(jù)PS的位寬選擇相應(yīng)的Programming Mode.

（3）生成相應(yīng)的下載文件。注意修改Bitstream生成模式時(shí)，不需要進(jìn)行工程的全編譯，只需運(yùn)行最后一步數(shù)據(jù)流生成即可。

PS配置啟動(dòng)過(guò)程

這里以X1模式為例，PS的配置過(guò)程如下：

（1）在啟動(dòng)配置之前要先把CRESET_N拉低tCRESET_N,然后拉高；

（2）在CRESET_N拉高之后，要等待tDMIN,才可以發(fā)送同步碼，這期間可以翻轉(zhuǎn)CCK；下面就是同步碼。

（3）發(fā)送同步碼，數(shù)據(jù)與時(shí)鐘為上升沿觸發(fā)；要求外部處理器連續(xù)發(fā)送數(shù)據(jù)直到數(shù)據(jù)完成，發(fā)送每個(gè)字節(jié)中間要有等待時(shí)間；

（4）數(shù)據(jù)發(fā)送完成后，繼續(xù)發(fā)送CCK時(shí)鐘100周期,或者一邊發(fā)送一邊檢測(cè)CDONE，直到CDONE為高。實(shí)際上也確實(shí)有客戶因?yàn)闆](méi)有拉時(shí)鐘而啟動(dòng)不了的情況。

控制信號(hào)處理

易靈思Trion FPGA的配置模塊主要由CBUS[2:0]、SS_N和TEST_N,CSI幾個(gè)信號(hào)控制。FPGA進(jìn)入用戶模式前不要對(duì)這幾個(gè)信號(hào)進(jìn)行翻轉(zhuǎn)。

目前易靈思的Programmer工具只支持PS x1模式，所以如果實(shí)在找不配置失敗的原因，可以通過(guò)邏輯分析儀來(lái)分析數(shù)據(jù)差異。x2和更高位寬需要通過(guò)外部微處理器，如MCU來(lái)操作。

這里需要注意的是在配置過(guò)程中，控制信號(hào)不要進(jìn)行翻轉(zhuǎn)，目前看到的現(xiàn)象是在多次配置過(guò)程中，在連續(xù)兩次配置過(guò)程中，由于CSI翻轉(zhuǎn)造成第二次配置失敗。

應(yīng)用案例

目前T20F169測(cè)試PS x4模式。時(shí)鐘為30MHz，tCRESET_N拉低790ns,tDMIN為2us,數(shù)據(jù)配置完成后又繼續(xù)發(fā)送時(shí)鐘100個(gè)以上?？梢詥?dòng)。用時(shí)104ms

另外要提下數(shù)據(jù)順序問(wèn)題，實(shí)際在發(fā)送過(guò)程是依次發(fā)送的。且第個(gè)字節(jié)從高位先發(fā)送。

整體配置過(guò)程波形如下，SS_N有時(shí)會(huì)有很多毛刺，時(shí)鐘之間也會(huì)有一些持續(xù)拉高的時(shí)間，但都不影響 。

在發(fā)送數(shù)據(jù)每個(gè)字節(jié)間要加點(diǎn)延時(shí)。

Ti180注意事項(xiàng)

上電要求SPI為Mode3模式，也就是CCK上電要為高。其余注意事項(xiàng)請(qǐng)參考相關(guān)文檔。

如果經(jīng)過(guò)以上的操作還不能正常進(jìn)行ps的操作。我們還可以進(jìn)行對(duì)比：

這里以Ti60F225為例：

（1）硬件連接

Demo板預(yù)留了J6排針座。

在上電之前，把demo板信號(hào)下下載器的對(duì)應(yīng)信號(hào)連接

J6.1<->YLS.DL.VCC

J6.2<->YLS_DL.GND //SSL_N為低，復(fù)位釋放后進(jìn)入PS模式。

J6.3<->YLS_DL.CDI0

J6.7<->YLS_DL.CCK

J6.8<->YLS_DL.GND

（2）生成PS數(shù)據(jù)流。在Project Editor->Bitstream Generation中把模塊選擇成Passive x1模式，重新生成數(shù)據(jù)流。

注意不需要全編譯，只需要重新生成數(shù)據(jù)流即可。

（3）配置程序。文件生成后，對(duì)demo板上電，然后在programmer中選擇SPI Passive模式，下載即可。如果配置成功會(huì)有下面的提示。當(dāng)然也可以查看程序的運(yùn)行情況來(lái)確認(rèn)。

審核編輯 黃宇