FPGA學(xué)習(xí)交流

設(shè)計(jì)背景：典型的二進(jìn)制格雷碼（Binary Gray Code）簡稱格雷碼，因1953年公開的弗蘭克·格雷（F

設(shè)計(jì)背景：頻率計(jì)又稱為頻率計(jì)數(shù)器，是一種專門對被測信號頻率進(jìn)行測量的電子測量儀器。頻率計(jì)主要由四個(gè)部分構(gòu)成:時(shí)

設(shè)計(jì)背景：?????IIC簡單來說，就是一種串行通信協(xié)議，IIC 的通信協(xié)議和通信接口在很多工程中有廣泛的應(yīng)用

? ? ? ?大家好，又到了每日學(xué)習(xí)的時(shí)間了，今天咱們來聊一聊 IIC 總線設(shè)計(jì)。 ? ? ? ? ? ? ?

設(shè)計(jì)背景： 數(shù)模轉(zhuǎn)換器（ Digital to Analog Converter）即DAC，是數(shù)字世....

大家好，又到了每日學(xué)習(xí)的時(shí)間了，今天我們來聊一聊基于fpga設(shè)計(jì)9/7小波變換原理。 9/7小波變換....

????? ?大家好，又到了每日學(xué)習(xí)的時(shí)間了，今天我們來聊一聊FPGA verilog中的repeat用法與例

設(shè)計(jì)背景：?????模數(shù)轉(zhuǎn)換器，又稱A/D轉(zhuǎn)換器，簡稱ADC，通常是指一個(gè)將模擬信號轉(zhuǎn)換為抗干擾性更強(qiáng)的數(shù)字信

設(shè)計(jì)背景：?????串口是串行接口的簡稱，也可稱為串行通信接口。通信協(xié)議是指通信雙方的一種約定。約定包括對數(shù)據(jù)

????????大家好，又到了每日學(xué)習(xí)的時(shí)間了，今天我們來聊一聊FPGA/Verilog中inout端口使用方

設(shè)計(jì)背景：計(jì)算器是設(shè)計(jì)中經(jīng)常用到的一個(gè)操作軟件，設(shè)計(jì)和學(xué)習(xí)計(jì)算器使我們親密的聯(lián)系所學(xué)的各模塊， 對我們的學(xué)習(xí)有

設(shè)計(jì)背景：?????VGA?(Video Graphics Array) 即視頻圖形陣列，是IBM于1987年

大家好，又到了每日學(xué)習(xí)的時(shí)間了，今天我們來聊一聊FPGA verilog中的function用法與例....

? ? ? ?大家好，又到了每日學(xué)習(xí)的時(shí)間了，今天我們來聊一聊FPGA三大廠商工具綁定外部編輯器，介紹FPGA

設(shè)計(jì)背景：?PS2接口是一種PC兼容型電腦系統(tǒng)上的接口，可以用來鏈接鍵盤及鼠標(biāo)。PS2的命名來自于1987年時(shí)

????????大家好，又到了每日學(xué)習(xí)的時(shí)間了，今天我們來聊一聊FPGA verilog中的task用法。 ?

設(shè)計(jì)背景： 矩陣鍵盤在工程設(shè)計(jì)越來越多的被用到，已然成為了我們做開發(fā)接觸到的不可缺少的小型項(xiàng)目，利于....

設(shè)計(jì)背景： 蜂鳴器是一種一體化結(jié)構(gòu)的電子訊響器，采用直流電壓供電，廣泛應(yīng)用于計(jì)算機(jī)、打印機(jī)、復(fù)印機(jī)、....

本篇記錄了本人解決xilinx下載器驅(qū)動安裝問題(裝驅(qū)動提示錯(cuò)誤如下圖)。主要過程就是更新到win1....

設(shè)計(jì)背景：數(shù)字時(shí)鐘的設(shè)計(jì)，在我們的好多設(shè)計(jì)中都有過這樣那樣的設(shè)計(jì)，這基本屬于一個(gè)比較精簡的一個(gè)小項(xiàng)目，可以練習(xí)

設(shè)計(jì)背景： First Input First Output的縮寫，先入先出隊(duì)列，這是一種傳統(tǒng)的按序....

MIO和EMIO方式是使用PS部分的GPIO模塊來實(shí)現(xiàn)GPIO功能的，支持54個(gè)MIO（可輸出三態(tài)）、64個(gè)輸

? ? ? ?大家好，又到了每日學(xué)習(xí)的時(shí)間了，今天我們來聊一聊PCIe的軟件配置方式。? ? ? ?關(guān)于PCI

大家好，又到了每日學(xué)習(xí)的時(shí)間了，最近一個(gè)月比較忙，沒有更新文章，希望各位沒有想我，哈哈。 無用的話不....

大家好，又到了每日學(xué)習(xí)的時(shí)間了，今天我們來聊一聊FPGA學(xué)習(xí)中，亞穩(wěn)態(tài)現(xiàn)象。 說起亞穩(wěn)態(tài)，首先我們先....

大家好，又到了每日學(xué)習(xí)的時(shí)間了，今天咱們來聊一聊 IIC 總線設(shè)計(jì)。 一、概述： IIC 是Inte....

大家好，又到了每日學(xué)習(xí)的時(shí)間了，今天我們來聊一聊基于FPGA的異步FIFO的實(shí)現(xiàn)。 一、FIFO簡介....

設(shè)計(jì)背景： 我們從開始學(xué)習(xí) FPGA。到現(xiàn)在也慢慢的學(xué)到了血多的東西，那么我們就應(yīng)該慢慢的去學(xué)習(xí)深一....

大家好，又到了每日學(xué)習(xí)的時(shí)間了，今天咱們來聊一聊PCB設(shè)計(jì)軟件。 一、原理圖軟件 原理圖設(shè)計(jì)軟件：會....

問：如何操作SDRAM的自刷新命令而不影響正常讀寫操作？ 眾所周知，SDRAM從開始工作伊始，一直伴....