如何設(shè)計(jì)多層PCB？

設(shè)計(jì)多層PCB，其中一個(gè)重要的事情是規(guī)劃多層PCB堆疊，以實(shí)現(xiàn)產(chǎn)品的最佳性能。設(shè)計(jì)不良的基板，選擇不當(dāng)?shù)牟牧?，?huì)降低信號(hào)傳輸?shù)?a href="http://wenjunhu.com/v/tag/2364/" target="_blank">電氣性能，增加發(fā)射和串?dāng)_，并且還會(huì)使產(chǎn)品更容易受到外部噪聲的影響。這些問(wèn)題可能導(dǎo)致間歇性操作，因?yàn)闀r(shí)序毛刺和干擾會(huì)大大降低產(chǎn)品性能和長(zhǎng)期可靠性。

多層PCB疊層

相比之下，正確構(gòu)建的PCB電路板基板可有效減少電磁輻射，串?dāng)_并改善信號(hào)完整性，從而提供低電感配電網(wǎng)絡(luò)。而且，從制造的角度來(lái)看，也可以改善產(chǎn)品的可制造性。

在產(chǎn)品生產(chǎn)過(guò)程中抑制噪音而不是試圖提升問(wèn)題是有意義的。項(xiàng)目按時(shí)完成“正確的第一次”和預(yù)算意味著您可以通過(guò)縮短設(shè)計(jì)周期，縮短產(chǎn)品上市時(shí)間和延長(zhǎng)產(chǎn)品生命周期來(lái)降低成本。

包含銅質(zhì)平面的電路板允許在微帶線或帶狀線控制的阻抗傳輸線配置中路由的信號(hào)產(chǎn)生比雙層板上的不加區(qū)別的跡線少得多的輻射。信號(hào)緊密耦合到平面（接地或電源），減少串?dāng)_并提高信號(hào)完整性。

多層PCB中的平面可顯著減少兩層PCB上的輻射發(fā)射。根據(jù)經(jīng)驗(yàn)，與雙面PCB板相比，四層板的輻射將減少15 dB。

選擇多層疊層時(shí)，我們應(yīng)考慮以下因素：

?信號(hào)層應(yīng)始終與平面相鄰。這將嵌入平面之間的信號(hào)層數(shù)量限制為兩個(gè)以及頂部和底部（外部）層到一個(gè)信號(hào)。
?信號(hào)層應(yīng)緊密耦合（<10 MIL）到其相鄰平面< br>?電源平面（以及地面）可用于信號(hào)的返回路徑。
?確定信號(hào)的返回路徑（將使用哪個(gè)平面）。快速上升時(shí)間信號(hào)采用最小電感的路徑，通常是最接近的平面。
?成本（凸臺(tái)最重要的設(shè)計(jì)參數(shù)）。

阻焊層 - 對(duì)阻抗的影響

由于印刷電路板通常覆蓋焊料掩模，因此在計(jì)算時(shí)應(yīng)考慮保形涂層的影響阻抗。通常，焊接掩模將在薄跡線上將阻抗降低2至3歐姆。隨著跡線厚度的增加，焊料掩模的影響較小。

焊料掩模涂層的影響

< p>

上圖說(shuō)明了阻焊層涂層對(duì)微帶阻抗的影響。這個(gè)例子是常用的液體可光成像阻焊膜，厚度為0.5 MIL，介電常數(shù)為3.3。

阻焊層使微帶特性阻抗下降2歐姆。差分阻抗為3.5歐姆。因此，如果您不考慮焊接掩模，那么
計(jì)算可能會(huì)超出3％到4％。

介電材料

最受歡迎的電介質(zhì)材料是FR4，可以是芯材或預(yù)浸料（預(yù)浸漬）材料。
核心材料是薄電介質(zhì)（固化玻璃纖維環(huán)氧樹(shù)脂），銅箔粘合到< br>雙方。例如：Isola的FR406材料 - 包括5,8,9.5,14,18,21,28,35,39,47，59和93 MIL核心。銅的厚度通常為?至2盎司（17至70微米）。

預(yù)浸材料是浸漬有未固化環(huán)氧樹(shù)脂的玻璃纖維薄片，在PCB制造過(guò)程中加熱和壓制時(shí)會(huì)硬化。 Isola的FR406材料 - 包括1.7,2.3,3.9和7.1 MIL預(yù)浸料，可以組合以達(dá)到所需的預(yù)浸料厚度。

最常見(jiàn)的疊層稱為“箔法”是具有銅箔的預(yù)浸料 - 在最外層（頂部和底部）上粘合到外部，然后在整個(gè)基材上與預(yù)浸料交替。另一種疊加被稱為“加密方法”，它與箔方法相反，并被老派軍事承包商使用。

讓我們來(lái)看看最常見(jiàn)的多層配置。

4層PCB疊層

典型的四層板疊層如下所示。計(jì)算襯底的特性和差分阻抗

4層PCB疊層

通?？吹剿膶影寰鶆蚨询B。也就是說(shuō)，四個(gè)均勻間隔的層，其中的平面位于中心。雖然這確實(shí)使得電路板對(duì)稱，但它并沒(méi)有幫助EMC。

另外，另一個(gè)常見(jiàn)的錯(cuò)誤是讓平面緊密耦合在中心與信號(hào)之間的大電介質(zhì)層和平面。這肯定會(huì)產(chǎn)生良好的平面間電容，但同樣無(wú)助于信號(hào)完整性，串?dāng)_或EMC - 這就是我們選擇在兩層上使用4層PCB的原因。

提高電容器的EMC性能四層板，最好將信號(hào)層盡可能靠近平面（<10 MIL），并在電源和地平面之間使用大芯（~40 MIL）保持整體基板厚度~~ 62 MIL。對(duì)平面耦合的緊密追蹤將減少跡線之間的串?dāng)_，并允許我們將阻抗保持在可接受的值。

良好的阻抗范圍（Zo）為50至60歐姆。請(qǐng)記住，較低的阻抗將增加dI/dt并顯著增加汲取的電流（對(duì)PDN不利），更高的阻抗會(huì)發(fā)出更多的EMI，并使設(shè)計(jì)更容易受到外界的影響干擾。

6層PCB疊層

六層板基本上是一個(gè)四層板，在平面之間添加了兩個(gè)額外的信號(hào)層。這極大地改善了EMI，因?yàn)樗峁┝藘蓚€(gè)用于高速信號(hào)的埋層和兩個(gè)用于路由低速信號(hào)的表面層。
信號(hào)層應(yīng)放置在非常靠近相鄰平面的位置，并且需要

板厚（62 MIL）由較厚的中心芯組成。在跡線阻抗，跡線寬度和預(yù)浸料/芯厚度之間始終存在折衷，并且最好使用Rayming建議來(lái)提供快速“假設(shè)”分析Rayming Stackup Planner計(jì)算特征阻抗加邊緣耦合和寬邊耦合差分阻抗。后者僅適用于嵌入式雙帶狀線層。差分對(duì)在高速設(shè)計(jì)中變得越來(lái)越普遍，通過(guò)使用差分模式信號(hào)來(lái)降低噪聲。

6層PCB疊層

8層PCB疊層

要提高EMC性能，請(qǐng)?jiān)诹鶎盈B層中再添加兩個(gè)平面。建議不要在平面之間有兩個(gè)以上的相鄰信號(hào)層，因?yàn)檫@會(huì)產(chǎn)生阻抗不連續(xù)性（信號(hào)層阻抗差為~20歐姆），并增加這些信號(hào)層之間的串?dāng)_。 p>

在下面的情況中，將兩個(gè)平面層添加到基板的中心。這允許中心平面之間的緊密耦合并隔離每個(gè)信號(hào)平面，從而減少耦合，從而顯著地增加串?dāng)_。這種配置通常用于DDR2和DDR3設(shè)計(jì)的高速信號(hào)，其中由于緊密布線引起的串?dāng)_是一個(gè)問(wèn)題。
如果您有風(fēng)險(xiǎn)厭惡 - 那么這就是使用的疊加

10層PCB疊層

當(dāng)需要六個(gè)布線層和四個(gè)平面時(shí)，應(yīng)使用十層板 - 并且EMC值得關(guān)注。

10層PCB疊層

上面演示了典型的10層圖層疊加。這種疊加是理想的，因?yàn)樾盘?hào)和返回平面的緊密耦合，高速信號(hào)層的屏蔽，多個(gè)接地層的存在，以及緊密耦合的電源/接地在董事會(huì)中心的飛機(jī)對(duì)。通常將高速信號(hào)路由在掩埋在平面之間的信號(hào)層上（在這種情況下為3-4層和7-8層）。但是，應(yīng)該注意正確地對(duì)這些信號(hào)進(jìn)行路由。
其他，避免相鄰層之間的耦合（串?dāng)_）。

12層PCB疊層

12層是通?？梢栽?2MIL厚板中方便地制造的最大層數(shù)。偶爾你會(huì)看到14到16層的電路板被制成62MIL厚的電路板，但制造它們的制造商的數(shù)量?jī)H限于那些能生產(chǎn)HDI電路板的制造商。

高層計(jì)數(shù)板（十多個(gè)）需要薄電介質(zhì)（在62MIL厚板上通常為5MIL或更?。虼怂鼈冎g會(huì)自動(dòng)緊密耦合。
正確堆疊和布線后，它們可以滿足我們所有的高速要求和
將具有出色的EMC性能和信號(hào)完整性。上述十二層疊層
在六個(gè)內(nèi)層上提供屏蔽。

12層PCB疊層

14層PCB疊層

當(dāng)需要8個(gè)路由（信號(hào)）層時(shí)，使用下面的14層疊加
需要特殊的關(guān)鍵網(wǎng)盾。層6和9為敏感信號(hào)提供隔離，而層3和層3提供隔離。 4和11＆amp; 12為高速信號(hào)提供屏蔽。

14層PCB疊層

16層PCB疊層

16層PCB提供十層布線，通常用于極其密集的設(shè)計(jì)。通常，您會(huì)看到16層PCB，其中EDA應(yīng)用中使用的布線技術(shù)無(wú)法將設(shè)計(jì)路由到完成。 “如果它不會(huì)路由 - 只需繼續(xù)添加圖層”。雖然這是一種常見(jiàn)的說(shuō)法，但這不是一種好的做法。
如果董事會(huì)不能完成路線，那么可能有很多原因。不良的安置往往是課程。打開(kāi)布線通道，減少大鼠網(wǎng)中的交叉數(shù)量，在25 MIL網(wǎng)格上放置過(guò)孔以允許通過(guò)路由并盡可能地幫助路由器。

16層PCB堆疊

可以制造的層數(shù)實(shí)際上沒(méi)有限制在多層PCB中（請(qǐng)先檢查制造商的功能）。當(dāng)然，隨著層數(shù)的增加，板厚度增加，以適應(yīng)所用材料的最小厚度。還必須考慮縱橫比（板厚度與最小孔徑）。一般來(lái)說(shuō)，厚度為100MIL的板材為10：1。例如，200 MIL厚的基板
的最小孔尺寸為20 MIL。

確定層數(shù)

技術(shù)規(guī)則基于在所使用的SMT元件的最小間距上，基本上是最大的走線，間隙和通孔允許，同時(shí)最小化PCB制造成本。采用球柵陣列（BGA）的復(fù)雜高速設(shè)計(jì)通常需要4/4 MIL（走線/間隙）和20/8 MIL（焊盤/孔）的過(guò)孔技術(shù)。但是，如果可以的話使用要求較低的尺寸，這將降低成本并提高制造產(chǎn)量。

一旦建立了這些規(guī)則，計(jì)算所需特征阻抗（Zo）和差分阻抗所需的疊加（Zdiff）根據(jù)組件數(shù)據(jù)表。通常，使用50歐姆Zo和100歐姆Zdiff。請(qǐng)記住，較低的阻抗會(huì)增加dI/dt并顯著增加吸收的電流（對(duì)PDN不利），較高的阻抗會(huì)產(chǎn)生更多的EMI，并使設(shè)計(jì)更容易受到外部影響干擾。因此，良好的Zo范圍為50-60歐姆。

給定設(shè)計(jì)所需的總層數(shù)取決于設(shè)計(jì)的復(fù)雜程度。因素包括：必須從BGA突破的信號(hào)網(wǎng)的數(shù)量; BGA所需的電源數(shù)量;組件密度和封裝類型。

經(jīng)驗(yàn)豐富的設(shè)計(jì)師在一段時(shí)間后會(huì)對(duì)它有所了解，但檢查是否有足夠多的層是一種很好的方法來(lái)自動(dòng)調(diào)整電路板。如果沒(méi)有調(diào)整，路由器需要完成至少85％的路由，以指示所選的堆棧是可路由的。您可能需要多次重新評(píng)估放置以獲得最佳結(jié)果。
如何使用已建立的設(shè)計(jì)規(guī)則計(jì)算整個(gè)疊層的特性和差分阻抗？

對(duì)于那些不熟悉多層PCB疊層規(guī)劃的人，已經(jīng)提供了常用的標(biāo)準(zhǔn)2到16層疊層。但是，您可以編輯，重命名和保存喜歡的自定義堆棧以便再次使用。