如何利用平面的PCB疊層設(shè)計(jì)實(shí)現(xiàn)阻抗管理

我的第一塊PCB遠(yuǎn)離高速數(shù)字設(shè)備。它只是單層PCB上的放大器電路，控制阻抗甚至不是事后的想法。一旦我開始研究需要高采樣率的電光系統(tǒng)，控制阻抗始終是一個(gè)關(guān)鍵的設(shè)計(jì)問(wèn)題。電路板上的受控阻抗是PCB布局問(wèn)題，我在處理PCB一段時(shí)間后感覺(jué)不太舒服。

一旦開始處理高速或高頻信號(hào)，你就會(huì)'將發(fā)現(xiàn)跡線的阻抗和源和負(fù)載的不匹配會(huì)對(duì)信號(hào)完整性產(chǎn)生重大影響。在RF范圍內(nèi)及以后，控制信號(hào)遇到的阻抗將確保您的設(shè)備按設(shè)計(jì)運(yùn)行。有一些簡(jiǎn)單的設(shè)計(jì)策略可以幫助確保信號(hào)在運(yùn)行期間不會(huì)失真。

阻抗控制與受控電介質(zhì)

阻抗控制和阻抗管理是兩個(gè)可松散互換的術(shù)語(yǔ)，指的是設(shè)置PCB中信號(hào)所見阻抗的不同方法。顯然，沒(méi)有任何制造工藝是完美的，任何從生產(chǎn)線上下來(lái)的PCB都會(huì)有一些跟蹤阻抗的變化?；舅枷胧菍⑿盘?hào)遇到的阻抗設(shè)置為特定值，理想情況下將任何阻抗不匹配限制為較小的值。

這可以通過(guò)兩種方式完成。首先，簡(jiǎn)單地選擇用于形成跡線的幾何形狀，布置和材料將影響它們的阻抗。周圍的電介質(zhì)也會(huì)影響阻抗。這種情況對(duì)應(yīng)于在具有無(wú)限厚度的電介質(zhì)上布線的單個(gè)跡線。大多數(shù)簡(jiǎn)單的阻抗計(jì)算器都假設(shè)這種情況顯然，這種近似僅在少數(shù)特殊情況下有效。

您可能會(huì)想“等一下，為什么基板的介電常數(shù)會(huì)有所不同？”這有很多原因。首先，相鄰走線之間以及走線和接地平面之間的電介質(zhì)形成電容器，介電常數(shù)決定雜散電容。

由于走線與基板之間的界面不是完美的反射器，電場(chǎng)實(shí)際上進(jìn)入電介質(zhì)并保持與跡線中的場(chǎng)耦合。簡(jiǎn)而言之，信號(hào)部分地在電介質(zhì)中傳播，并且不完全限制在跡線中。

這兩個(gè)事實(shí)都意味著多層PCB中的層疊會(huì)影響跡線中信號(hào)所見的阻抗。實(shí)際上，修改層疊層允許調(diào)整整體走線阻抗。調(diào)整層疊會(huì)改變信號(hào)所見的有效介電常數(shù)，允許在許多應(yīng)用中進(jìn)行阻抗控制。

<小> PCB組件之間有走線

阻抗控制設(shè)計(jì)

大多數(shù)設(shè)計(jì)人員可能熟悉阻抗控制，其中走線布置，尺寸，同時(shí)考慮地平面布置。攜帶高速信號(hào)的走線應(yīng)在實(shí)心接地層上布線，以便為電流提供可靠的返回路徑，從而最大限度地減小環(huán)路面積，從而最大限度地減少因EMI引起的任何感應(yīng)電流。

路由高速信號(hào)由于串聯(lián)電感增加，信號(hào)降級(jí)以及與其他信號(hào)的干擾，分裂平面會(huì)導(dǎo)致信號(hào)傳播延遲。如果必須將高速阻抗控制的走線穿過(guò)接地層中的間隙，則可以使用縫合電容來(lái)提供電流返回路徑。這也最小化了環(huán)路以及當(dāng)跡線穿過(guò)地平面中的間隙時(shí)產(chǎn)生的任何阻抗不連續(xù)性。

一些制造商提供阻抗計(jì)算器，可幫助您選擇給定跡線/接地平面布置所需的適當(dāng)走線尺寸和所需的阻抗值。或者，如果您的走線尺寸受到限制，您可以使用這些計(jì)算器之一確定PCB中源，走線和負(fù)載之間的阻抗不匹配水平。

在制造多層板時(shí)，您的制造商可以通過(guò)改變PCB走線中兩個(gè)橫截面尺寸中的一個(gè)來(lái)幫助您獲得所需的阻抗值。它們通常構(gòu)建測(cè)試板（稱為“試樣”）并修改跡線尺寸和布置，以便在一定的容差水平（通常為+/- 10％）內(nèi)達(dá)到所需的阻抗值。使用差分對(duì)時(shí)，跡線間距是另一個(gè)可用于調(diào)整阻抗的參數(shù)。

如果設(shè)計(jì)者指定必須修復(fù)跡線的高度，那么它們將改變寬度，并且反之亦然，以獲得恰當(dāng)?shù)淖杩怪?。這也使制造商有機(jī)會(huì)調(diào)整他們的過(guò)程并確保您在生產(chǎn)運(yùn)行中獲得更高的產(chǎn)量。

主板上的高密度跡線

受控電介質(zhì)設(shè)計(jì)

與阻抗控制設(shè)計(jì)相比，層疊通常保持恒定，受控電介質(zhì)設(shè)計(jì)通過(guò)修改層疊層達(dá)到特定的跡線阻抗值。重新排列層堆疊布置，層厚度，甚至交換不同材料的電介質(zhì)都是設(shè)計(jì)人員可以采取的措施來(lái)管理多層PCB中的阻抗。

阻抗控制設(shè)計(jì)通常還使用受控介電板，但反過(guò)來(lái)不一定是真的。修改層疊布置，電介質(zhì)厚度，預(yù)浸料坯厚度和層壓板厚度都會(huì)改變電路板上信號(hào)所看到的阻抗。對(duì)于給定的跡線幾何圖形，修改這些電路板參數(shù)可以讓您微調(diào)電路板的阻抗。

確定電路板行為的最佳方法是使用3D電磁仿真軟件包。不幸的是，許多人沒(méi)有這個(gè)軟件，你將不得不求助于使用一些基本的阻抗計(jì)算器和你的直覺(jué)來(lái)了解修改電路板將如何影響阻抗。

特別是在工作時(shí)通過(guò)信號(hào)完整性問(wèn)題或印刷電路板的布局問(wèn)題，您選擇的軟件應(yīng)該能夠跟上過(guò)孔，布局，電源平面或其他平面管理和PCB疊加。當(dāng)您使用具有強(qiáng)大設(shè)計(jì)軟件的電路板時(shí)，使用跡線寬度管理PCB布局將成為過(guò)去。

如果您正在尋找一個(gè)PCB設(shè)計(jì)軟件平臺(tái)，可以讓您完全控制您的阻抗PCB，您需要嘗試AltiumDesigner?。 Altium Designer為您提供最新，最好的CAD工具，組件庫(kù)和仿真工具。

下載AltiumDesigner?的免費(fèi)試用版，了解它是否適合您。立即與Altium專家交流以了解更多信息。