0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫(xiě)文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

高頻PCB設(shè)計(jì)中,工程師需考慮四個(gè)方面帶來(lái)的干擾問(wèn)題并給解決方案

tG75_cn_maxwell ? 來(lái)源:陳年麗 ? 2019-07-18 08:55 ? 次閱讀

在高頻PCB設(shè)計(jì)中,工程師需要考慮電源噪聲、傳輸線干擾、耦合、電磁干擾(EMI)四個(gè)方面的干擾問(wèn)題。接下來(lái),我們結(jié)合工作中的實(shí)踐,給出有效的解決方案。

電源噪聲

高頻電路中,電源所帶有的噪聲對(duì)高頻信號(hào)影響尤為明顯。因此,首先要求電源是低噪聲的。在這里,干凈的地和干凈的電源同樣重要,為什么呢?電源特性如圖1所示。很明顯,電源是具有一定阻抗的,并且阻抗是分布在整個(gè)電源上的,因此,噪聲也會(huì)疊加在電源上。那么我們就應(yīng)該盡可能地減小電源的阻抗,所以最好要有專有的電源層和接地層。在高頻電路設(shè)計(jì)中,電源以層的形式設(shè)計(jì),在大多數(shù)情況下都比以總線的形式設(shè)計(jì)要好得多,這樣回路總可以沿著阻抗最小的路徑走。此外電源板還得為PCB上所有產(chǎn)生和接受的信號(hào)提供一個(gè)信號(hào)回路,這樣可以最小化信號(hào)回路,從而減小噪聲,這點(diǎn)常常為低頻電路設(shè)計(jì)人員所忽視。

圖1 電源特性

PCB設(shè)計(jì)中消除電源噪聲的方法有如下幾種:

1、注意板上通孔:通孔使得電源層上需要刻蝕開(kāi)口以留出空間給通孔通過(guò)。而如果電源層開(kāi)口過(guò)大,勢(shì)必影響信號(hào)回路,信號(hào)被迫繞開(kāi),回路面積增大,噪聲加大。同時(shí)如果一些信號(hào)線都集中在開(kāi)口附近,共用這一段回路,公共阻抗將引發(fā)串?dāng)_。如圖2所示。

圖2 旁路信號(hào)回路的公共路徑

2、連接線需要足夠多的地線:每一信號(hào)需要有自己的專有的信號(hào)回路,而且信號(hào)和回路的環(huán)路面積盡可能小,也就是說(shuō)信號(hào)與回路要并行。

3、模擬數(shù)字電源的電源要分開(kāi):高頻器件一般對(duì)數(shù)字噪音非常敏感,所以兩者要分開(kāi),在電源的入口處接在一起,若信號(hào)要跨越模擬和數(shù)字兩部分的話,可以在信號(hào)跨越處放置一條回路以減小環(huán)路面積。用于信號(hào)回路的數(shù)模間的跨越如圖3 所示。

圖3 用于信號(hào)回路的數(shù)模間的跨越

4、避免分開(kāi)的電源在不同層間重疊:否則電路噪聲很容易通過(guò)寄生電容耦合過(guò)去。

5、隔離敏感元件:如PLL。

6、放置電源線:為減小信號(hào)回路,通過(guò)放置電源線在信號(hào)線邊上來(lái)實(shí)現(xiàn)減小噪聲,如圖4所示。

圖4 信號(hào)線邊上放置電源線

傳輸線

在PCB中只可能出現(xiàn)兩種傳輸線:帶狀線和微波線,傳輸線最大的問(wèn)題就是反射,反射會(huì)引發(fā)出很多問(wèn)題,例如負(fù)載信號(hào)將是原信號(hào)與回波信號(hào)的疊加,增加信號(hào)分析的難度;反射會(huì)引起回波損耗(回?fù)p),其對(duì)信號(hào)產(chǎn)生的影響與加性噪聲干擾產(chǎn)生的影響同樣嚴(yán)重:

(1)信號(hào)反射回信號(hào)源會(huì)增加系統(tǒng)噪聲,使接收機(jī)更加難以將噪聲和信號(hào)區(qū)分開(kāi)來(lái);

(2)任何反射信號(hào)基本上都會(huì)使信號(hào)質(zhì)量降低,都會(huì)使輸入信號(hào)形狀上發(fā)生變化。大原則上來(lái)說(shuō),解決的辦法主要是阻抗匹配(例如互連阻抗應(yīng)與系統(tǒng)的阻抗非常匹配)但有時(shí)候阻抗的計(jì)算比較麻煩,可以參考一些傳輸線阻抗的計(jì)算軟件。

PCB設(shè)計(jì)中消除傳輸線干擾的方法如下:

(a)避免傳輸線的阻抗不連續(xù)性。阻抗不連續(xù)的點(diǎn)就是傳輸線突變的點(diǎn),如直拐角、過(guò)孔等,應(yīng)盡量避免。方法有:避免走線的直拐角,盡可能走45°角或者弧線,大彎角也可以;盡可能少用過(guò)孔,因?yàn)槊總€(gè)過(guò)孔都是阻抗不連續(xù)點(diǎn),如圖5所示;外層信號(hào)避免通過(guò)內(nèi)層,反之亦然。

圖5 消除傳輸線干擾的方法

(b)不要用樁線。因?yàn)槿魏螛毒€都是噪聲源。如果樁線短,可在傳輸線的末端端接就可以了;如果樁線長(zhǎng),會(huì)以主傳輸線為源,產(chǎn)生很大的反射,使問(wèn)題復(fù)雜化,建議不要使用。

耦合

(1)公共阻抗耦合:是一種常見(jiàn)的耦合通道即干擾源和被干擾設(shè)備往往共用某些導(dǎo)體(例如回路電源、總線、公共接地等),如圖6所示。

圖6 公共阻抗耦合

在該通道上,Ic的下降回在串聯(lián)的電流回路中引起共模電壓,影響接收機(jī)。

(2)場(chǎng)共模耦合將引起輻射源在由被干擾電路形成的環(huán)路和公共參考面上引起共模電壓。如果磁場(chǎng)占主要地位,在串聯(lián)地回路中產(chǎn)生的共模電壓的值是Vcm=-(△B/△t)*面積(式中的△B=磁感應(yīng)強(qiáng)度的變化量)如果是電磁場(chǎng),已知它的電場(chǎng)值時(shí),其感應(yīng)電壓:Vcm=(L*h*F*E)/48,公式適用于L(m)=150MHz以下,超過(guò)這個(gè)限制,最大感應(yīng)電壓的計(jì)算可簡(jiǎn)化為:Vcm=2*h*E。

(3)差模場(chǎng)耦合:指直接的輻射被導(dǎo)線對(duì)或電路板上的引線及其回路所感應(yīng)接收.如果盡量靠近兩根導(dǎo)線。這種耦合會(huì)大大減小,所以可以將兩根導(dǎo)線絞在一起來(lái)減小干擾。

(4)線間耦合(串?dāng)_)可以使任何線等于并聯(lián)電路間發(fā)生不希望有的耦合,嚴(yán)重的將大大損害系統(tǒng)的性能。其種類可分為容性串?dāng)_和感性串?dāng)_。前者是因?yàn)榫€間的寄生電容使得噪聲源上的噪聲通過(guò)電流的注入耦合到噪聲接收線上;后者可以被想象成信號(hào)在一個(gè)不希望有的寄生變壓器初次級(jí)間的耦合。感性串?dāng)_的大小取決于兩個(gè)環(huán)路的靠近程度和環(huán)路面積的大小,及所影響的負(fù)載的阻抗。

(5)電源線耦合:是指交流或直流電源線受到電磁干擾后,電源線又將這些干擾傳輸?shù)狡渌O(shè)備上。

PCB設(shè)計(jì)中消除串?dāng)_的方法有如下幾種:

1、兩種串?dāng)_的大小均隨負(fù)載阻抗的增大而增大,所以應(yīng)對(duì)由串?dāng)_引起的干擾敏感的信號(hào)線進(jìn)行適當(dāng)?shù)亩私印?/p>

2、盡可能地增大信號(hào)線間的距離,可以有效地減少容性串?dāng)_。進(jìn)行接地層管理,在布線之間進(jìn)行間隔(例如對(duì)有源信號(hào)線和地線進(jìn)行隔離,尤其在狀態(tài)發(fā)生跳變的信號(hào)線和地之間更要進(jìn)行間隔)和降低引線電感。

3、在相鄰的信號(hào)線間插入一根地線也可以有效減小容性串?dāng)_,這根地線需要每1/4波長(zhǎng)就接入地層。

4、對(duì)于感性串?dāng)_,應(yīng)盡量減小環(huán)路面積,如果允許的話,消除這個(gè)環(huán)路。

5、避免信號(hào)共用環(huán)路。

6、關(guān)注信號(hào)完整性:設(shè)計(jì)者要在焊接過(guò)程中實(shí)現(xiàn)端接來(lái)解決信號(hào)完整性。采用這種辦法的設(shè)計(jì)者可專注屏蔽用銅箔的微帶長(zhǎng)度,以便獲得信號(hào)完整性的良好性能。對(duì)于在通信結(jié)構(gòu)中采用密集連接器的系統(tǒng),設(shè)計(jì)者可用一塊PCB作端接。

電磁干擾

隨著速度的提升,EMI將變得越來(lái)越嚴(yán)重,并表現(xiàn)在很多方面上(例如互連處的電磁干擾),高速器件對(duì)此尤為敏感,它會(huì)因此接收到高速的假信號(hào),而低速器件則會(huì)忽視這樣的假信號(hào)。

PCB設(shè)計(jì)中消除電磁干擾的方法有如下幾種:

1、減小環(huán)路:每個(gè)環(huán)路都相當(dāng)于一個(gè)天線,因此我們需要盡量減小環(huán)路的數(shù)量,環(huán)路的面積以及環(huán)路的天線效應(yīng)。確保信號(hào)在任意的兩點(diǎn)上只有唯一的一條回路路徑,避免人為環(huán)路,盡量使用電源層。

2、濾波:在電源線上和在信號(hào)線上都可以采取濾波來(lái)減小EMI,方法有三種:去耦電容、EMI濾波器、磁性元件。EMI濾波器如圖7所示。

圖7 濾波器的類型

3、屏蔽。由于篇幅問(wèn)題再加上討論屏蔽的文章很多,不再具體介紹。

4、盡量降低高頻器件的速度。

5、增加PCB板的介電常數(shù),可防止靠近板的傳輸線等高頻部分向外輻射;增加PCB板的厚度,盡量減小微帶線的厚度,可以防止電磁線的外溢,同樣可以防止輻射。

總結(jié):

在高頻PCB設(shè)計(jì)中,我們應(yīng)該遵循的原則:

1、電源與地的統(tǒng)一,穩(wěn)定。

2、仔細(xì)考慮的布線和合適的端接可以消除反射。

3、仔細(xì)考慮的布線和合適的端接可以減小容性和感性串?dāng)_。

4、需要抑制噪聲來(lái)滿足EMC要求。

聲明:本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 耦合
    +關(guān)注

    關(guān)注

    13

    文章

    582

    瀏覽量

    100875
  • 高頻PCB
    +關(guān)注

    關(guān)注

    1

    文章

    17

    瀏覽量

    13274
  • 電磁干擾
    +關(guān)注

    關(guān)注

    36

    文章

    2315

    瀏覽量

    105429
  • 電源噪聲
    +關(guān)注

    關(guān)注

    3

    文章

    151

    瀏覽量

    17481

原文標(biāo)題:高頻PCB設(shè)計(jì)最容易出現(xiàn)的4大干擾問(wèn)題,我們給出了解決方案

文章出處:【微信號(hào):cn_maxwell,微信公眾號(hào):快點(diǎn)PCB平臺(tái)】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏

    評(píng)論

    相關(guān)推薦

    高頻pcb干擾問(wèn)題及解決方案

    在實(shí)際的研究 ,我們歸納起來(lái) ,主要有四方面干擾存在,主要有電源噪聲、傳輸線干擾、耦合、電磁干擾(EMI)
    發(fā)表于 01-18 17:10 ?3410次閱讀
    <b class='flag-5'>高頻</b><b class='flag-5'>pcb</b><b class='flag-5'>干擾</b>問(wèn)題及<b class='flag-5'>解決方案</b>

    PCB工程師金字塔分級(jí)標(biāo)準(zhǔn)

    ,能在布局布線過(guò)程隨時(shí)考慮到熱設(shè)計(jì)、結(jié)構(gòu)設(shè)計(jì)、電磁兼容性設(shè)計(jì)、美觀等方面的要求,自己不能確定時(shí)及時(shí)向更高級(jí)PCB工程師請(qǐng)教或共同探討;4、
    發(fā)表于 12-06 21:21

    EMI工程師是怎么降低EMIPCB設(shè)計(jì)的成本的

    PCB設(shè)計(jì)規(guī)范而導(dǎo)至EMI測(cè)試FAIL,責(zé)任由PCB設(shè)計(jì)工程師承擔(dān)。B.EMI工程師對(duì)PCB設(shè)計(jì)規(guī)范負(fù)責(zé),對(duì)嚴(yán)格遵守EMIPCB設(shè)計(jì)規(guī)范,
    發(fā)表于 01-06 16:39

    PCB工程師崗位要求

    多個(gè)元件和網(wǎng)絡(luò)的PCB獨(dú)立或分工進(jìn)行合理和各功能板塊布局和布線,能在布局布線過(guò)程隨時(shí)考慮熱 設(shè)計(jì)、結(jié)構(gòu)設(shè)計(jì)、SI、PI、EMC、美觀、可制造性等方面的要求并提出
    發(fā)表于 01-23 10:31

    高頻pcb干擾問(wèn)題及解決方案

    在實(shí)際的研究 ,我們歸納起來(lái) ,主要有四方面干擾存在,主要有電源噪聲、傳輸線干擾、耦合、電磁干擾(EMI)
    發(fā)表于 04-28 14:36

    源噪聲對(duì)高頻PCB設(shè)計(jì)干擾分析

    (EMI)四個(gè)方面。電源噪聲的干擾,對(duì)高頻pcb設(shè)計(jì)影響甚遠(yuǎn)。電源噪聲:在高頻電路
    發(fā)表于 09-13 14:59

    高頻pcb干擾問(wèn)題及解決方案

      在實(shí)際的研究 ,我們歸納起來(lái) ,主要有四方面干擾存在,主要有電源噪聲、傳輸線干擾、耦合、電磁干擾(EMI)
    發(fā)表于 09-18 15:44

    又讓PCB工程師背鍋?教你一招解決PCB設(shè)計(jì)的隱患

    否有這么一款高效且免費(fèi)的軟件呢?答案是:有!為幫助各位PCB工程師們解決這一行業(yè)弊病,拒絕背鍋。今天就大家推薦一個(gè)免費(fèi)高兼容的PCB設(shè)計(jì)
    發(fā)表于 04-22 10:30

    電子工程師高端PCB設(shè)計(jì)工具:20種完全免費(fèi)的PCB設(shè)計(jì)必備工具

    Online上流行的PCB設(shè)計(jì)設(shè)計(jì)軟件工具,適用于需要免費(fèi)解決方案的電子工程師。原理圖捕獲程序BSch3V用于Windows Vista / 7/8/10,具有簡(jiǎn)化操作的基本功能。
    發(fā)表于 06-21 17:30

    高頻PCB設(shè)計(jì)中出現(xiàn)的干擾分析及對(duì)策

    隨著頻率的提高將出現(xiàn)與低頻PCB設(shè)計(jì)所不同的諸多干擾,歸納起來(lái),主要有電源噪聲,傳輸線干擾,耦合,電磁干擾(EMC)四個(gè)
    發(fā)表于 03-24 14:17 ?0次下載

    電路設(shè)計(jì)工程師PCB設(shè)計(jì)工程師在進(jìn)行技術(shù)評(píng)估時(shí)應(yīng)考慮哪些問(wèn)題

    PCB設(shè)計(jì)的這些考慮提出了成功PCB設(shè)計(jì)的一個(gè)關(guān)鍵問(wèn)題是溝通,因?yàn)?b class='flag-5'>PCB設(shè)計(jì)不再是一
    發(fā)表于 04-16 15:12 ?1425次閱讀
    電路設(shè)計(jì)<b class='flag-5'>工程師</b>與<b class='flag-5'>PCB設(shè)計(jì)工程師</b>在進(jìn)行技術(shù)評(píng)估時(shí)應(yīng)<b class='flag-5'>考慮</b>哪些問(wèn)題

    高頻PCB設(shè)計(jì)出現(xiàn)干擾怎么解決

    PCB板的設(shè)計(jì),隨著頻率的迅速提高,將出現(xiàn)與低頻PCB板設(shè)計(jì)所不同的諸多干擾,主要有四方面干擾
    發(fā)表于 05-31 15:34 ?3401次閱讀
    <b class='flag-5'>高頻</b><b class='flag-5'>PCB設(shè)計(jì)</b>出現(xiàn)<b class='flag-5'>干擾</b>怎么解決

    高頻PCB設(shè)計(jì)干擾分析與對(duì)策。

    得出結(jié)論,干擾主要有種類型:電壓噪聲,傳輸線干擾,耦合和電磁干擾。在本文中,我們分析了高頻電路板的各種
    的頭像 發(fā)表于 09-28 20:21 ?2636次閱讀

    PCB設(shè)計(jì)四個(gè)小妙招

    據(jù)說(shuō),每個(gè)工程師對(duì)PCB設(shè)計(jì)都有不少有趣的經(jīng)歷和自家獨(dú)特的技術(shù)心得。不知道各位小伙伴是怎么看待PCB設(shè)計(jì)的規(guī)則和經(jīng)驗(yàn)的呢?今天小編就專門(mén)為大家帶來(lái)了一份干貨,十分鐘就能教會(huì)你
    的頭像 發(fā)表于 04-27 15:22 ?923次閱讀
    <b class='flag-5'>PCB設(shè)計(jì)</b><b class='flag-5'>中</b>的<b class='flag-5'>四個(gè)</b>小妙招

    電子工程師必備知識(shí):PCB布局干擾噪音問(wèn)題解決方案

    在電子工程領(lǐng)域,印刷電路板(PCB)的布局設(shè)計(jì)是至關(guān)重要的一環(huán)。PCB的布局設(shè)計(jì)直接關(guān)系到電子設(shè)備的工作性能、穩(wěn)定性和可靠性。其中,干擾噪音問(wèn)題是一
    的頭像 發(fā)表于 04-15 10:39 ?792次閱讀
    電子<b class='flag-5'>工程師</b>必備知識(shí):<b class='flag-5'>PCB</b>布局<b class='flag-5'>中</b>的<b class='flag-5'>干擾</b>噪音問(wèn)題<b class='flag-5'>解決方案</b>